江西师范大学数字电子技术课件第八章 可编程逻辑器件.ppt

第一节 可编程逻辑器件 一、概述 为便于画图，这一章采用了以下逻辑图形符号。 三、可编程阵列逻辑（PAL） * 第一节 可编程逻辑器件 概述 可编程阵列逻辑 现场可编程逻辑阵列 通用阵列逻辑 可擦除的可编程逻辑器件 现场可编程门阵列 PLD的编程 在系统可编程逻辑器件 下页 总目录 推出 下页 返回 上页 如果从逻辑功能的特点上将数字集成电路分类， 可分为通用型和专用型两类。 前几章中的中、小规模数字集成电路都属于通用型。 它们的逻辑功能简单，而且是固定不变的。 理论上这些通用型的中、小规模集成电路， 可以组成任何复杂的数字系统。 将所设计的数字系统做成一片大规模集成电路， 可减小电路的体积、重量、功耗，提高电路的可靠性。 为某种专门用途设计的集成电路叫做专用集成电路。 下页 返回 上页 可编程逻辑器件（PLD）是一种通用型逻辑器件， 其逻辑功能是由用户通过对器件编程来设定的。 有些PLD的集成度很高，足以用来设计一般数字系统。 目前生产和使用的PLD主要有： 现场可编程逻辑阵列FPLA 可编程阵列逻辑PAL 通用阵列逻辑GAL 可擦除的可编程逻辑器件EPLD 现场可编程门阵列FPGA EPLD、 FPGA的集成度比较高。 前面讲的EPROM实际上也是一种可编程逻辑器件。 用于PLD编程的开发系统由硬件和软件两部分组成， 硬件部分包括计算机和专门的编程器， 软件部分有各种编程软件。 利用这些开发系统几小时内就能完成PLD的编程工作， 大大提高了设计工作的效率。 新一代的在系统可编程器件的编程更加简单， 编程时不需要使用专门的编程器， 只要将计算机运行产生的编程数据直接写入PLD即可。 下页 返回 上页 三态输出的缓冲器 互补输出的缓冲器 与门 输出恒等于0的与门 或门 下页 返回 上页 二、现场可编程逻辑阵列（EPLA） 现场可编程逻辑阵列由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成。 A B C D 与逻辑阵列 或逻辑阵列 FPLA的基本电路结构 图中的与逻辑阵列最多可以产生8个可编程的乘积项， 或逻辑阵列最多能产生4个组合逻辑函数。 下页 返回 上页 如果编程后的电路连接情况如图中所示， 下页 返回 上页 则当 A B C D 与逻辑阵列 或逻辑阵列 FPLA的基本电路结构 时可得到 FPLA和ROM比较 相同点：电路结构相似。 不同点：1. ROM的与逻辑阵列是固定的， 而FPLA的与逻辑阵列是可编程的。 ROM的与逻辑阵列将输入变量的全部最小项都译出了， FPLA与逻辑阵列能产生的乘积项要比ROM少得多。 在使用ROM产生组合逻辑函数时，器件内部资源的利用率不高。 因此，使用FPLA设计组合逻辑电路比使用ROM更为合理。 下页 返回 上页 而使用FPLA产生组合逻辑函数时，与逻辑阵列也可编程， 从而有效提高了芯片的利用率。 FPLA的规格用输入变量、与逻辑阵列的输出端数、 或逻辑阵列的输出端数三者的乘积表示。 FPLA的编程单元有熔丝型和叠栅注入式MOS管两种。 FPLA中输出缓冲器的结构形式除三态输出以外， 也有做成集电极开路（OC）结构的。 XOR FPLA的异或输出结构 或逻辑阵列 下页 返回 上页 还有一些FPLA器件在或逻辑阵列输出端与输出缓冲器之间， 设置了可编程的异或门，以便于对输出极性进行控制。 这种结构的FPLA电路中不包含触发器， 这种结构的FPLA只能用于设计组合逻辑电路。 这种类型的FPLA也称为组合型的FPLA。 下页 返回 上页 为便于设计时序逻辑电路， 在有些FPLA芯片内部， 增加了由若干触发器组成的寄存器。 这种含有内部寄存器的FPLA称为时序逻辑型FPLA， 也称做可编程逻辑时序器PLS。 PAL由可编程的与逻辑阵列、固定的或逻辑阵列， 和输出电路三部分组成。 通过对与逻辑阵列编程， 可获得不同形式的组合逻辑函数。 有些型号的PAL器件中， 输出电路设置有触发器和从触发器输出， 到与逻辑阵列的反馈线， 用这种PAL可方便地构成各种时序逻辑电路。 下页 返回 上页 * PAL的基本电路结构 I1 I2 I3 I4 Y1 Y2 Y3 Y4 与逻辑阵列 或逻辑阵列 乘积项 乘积项 乘积项 乘积项 PAL器件的基本电路结构 由图可见，在尚未编程之前， 与逻辑阵列的所有交叉点上均有熔丝接通。 编程将有用的熔丝保留，将无用的熔丝熔断，即得所需的电路。 下页 返回 上页 * PAL的几种输出电路结构和反馈形式 专用输出结构。 有PAL10H8、PAL14H4、PAL10HL8、PAL14L