第二章 微处理器结构及微机工作原理.pptVIP

第二章 微处理器结构及微机工作原理 本章重点： 微机的组成 微机的工作原理 8086/8088、80286、80386、80486、Pentium微处理器结构 Intel系列微处理器 微处理器基本结构 微型计算机的物理结构 INTEL 845GE 主板的主要硬件构成 CPU插座 芯片组（南北桥/HUB） 内存插槽 高速缓存（现已集成到CPU内部） 系统BIOS，硬件控制 CMOS，存放硬件配置参数 总线扩展槽，PCI、ISA 串行、并行接口 软/硬盘、光驱插座 芯片组 CPU的外围控制芯片，通常为2片 两种架构：南北桥、HUB（加速中心） 南北桥 北桥——提供CPU/主存/高速缓存的连接、AGP接口、PCI桥接 南桥——提供USB、IDE(FDD/HDD)、串/并口及ISA桥接等 例如：Intel 440BX、VIA694(KT133)+686B、SiS 645等 HUB GMCH——AGP接口、存储器通道 ICH——PCI桥接、IDE控制器、USB、串/并口 FWH——系统BIOS、显示BIOS、随机数发生器 例如：Intel 810、Intel 815、Intel845等 存储程序计算机的工作原理 控制器按预先存放在计算机存储器中的程序的流程自动地连续取出指令并执行之。 程序的执行过程 例：计算5+8 汇编语言程序 对应的机器指令 对应的操作 ------------------ --------------------- --------------------------------------------- MOV AL, 5 将立即数1传送到累加寄存器AL中 ADD AL, 8 计算两个数的和，结果存放到AL中 HLT 停机 指令执行过程(取指/译码/执行) 8088/8086的功能结构 8088的内部结构从功能上分成两个单元 1. 总线接口单元BIU 管理8088与系统总线的接口 负责CPU对存储器和外设进行访问 2. 执行单元EU 负责指令的译码、执行和数据的运算 两个单元相互独立，分别完成各自操作，还可以并行执行，实现指令预取（指令读取和执行的流水线操作） 8088的内部结构 8088的指令执行过程 8088的存储格式 逻辑段的分配 8088的流水线操作 8088 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带） 新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线) 结论 指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而带来了以下两个好处： 提高了CPU的效率 降低了对存储器存取速度的要求 8088/8086 CPU的特点 采用并行流水线工作方式 对内存空间实行分段管理： 每段大小为16B～64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 支持多处理器系统； 片内无浮点运算部件，浮点运算由数学协处理器8087支持（或用软件模拟） 注：80486DX以后的CPU已将数学协处理器作为标准部件集成到CPU内部 8088CPU的两种工作模式 8088可工作于两种模式： 最小模式和最大模式 最小模式为单处理机模式，控制信号较少，一般可不必外接总线控制器。 最大模式为多处理机模式，控制信号较多，CPU必须通过总线控制器与总线相连。 80286是Intel公司于1982年推出的，它是更加 先进的16位处理器，内部操作和寄存器均是16位 的。 1、芯片内集成了13.5万个晶体管，68只引脚，具有独立的16条数据线和24条地址线（16MB），内部时钟频率为8MHZ到10MHZ。 2、增加了存储器管理和虚地址保护机构，对存储器采用分段管理，每段最大64KB，并支持虚拟存储器。 四、存储器寻址 物理地址 8088：20根地址线，可寻址220(1MB)个存储单元 CPU送到AB上的20位的地址称为物理地址 物理地址 物理地址 存储器分段 逻辑地址 段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基地址×16+偏移地址 [例]： 已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有