基于FPGA的数字时钟设计毕业设计(论文).doc

PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT II PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT I 毕业设计论文 基于FPGA的数字时钟设计 目 录 TOC \o 1-4 \h \u 摘 要 h 1 Abstract h 2 第一章 绪论 h 1 1.1. 选题意义与研究现状 h 1 1.2. 国内外研究及趋势 h 1 1.3. 论文结构 h 2 第二章 编程软件及语言介绍 h 3 2.1 Quarters II编程环境介绍 h 3 2.1.1 菜单栏 h 3 2.1.2 工具栏 h 8 2.1.3 功能仿真流程 h 9 2.2 Verilog HDL语言介 h 10 2.2.1 什么是verilog HDL语言 h 10 2.2.2 主要功能 h 11 第三章 数字化时钟系统硬件设计 h 13 3.1 系统核心板电路分析 h 13 3.2 系统主板电路分析 h 15 3.2.1 时钟模块电路 h 15 3.2.2 显示电路 h 15 3.2.3 键盘控制电路 h 17 3.2.4 蜂鸣电路设计 h 17 第四章 数字化时钟系统软件设计 h 18 4.1 整体方案介绍 h 18 4.1.1 整体设计描述 h 18 4.1.2 整体信号定义 h 19 4.1.3 模块框图 h 20 4.2 分频模块实现 h 20 4.2.1 分频模块描述 h 20 4.2.2 分频模块设计 h 20 4.2.3 分频模块仿真 h 21 4.3 计时模块实现 h 21 4.3.1 计时模块描述与实现 h 21 4.3.2 计时模块仿真 h 23 4.4 按键处理模块实现 h 23 4.4.1 按键处理模块描述 h 23 4.4.2 按键去抖处理模块设计 h 24 4.4.3 按键模块去抖仿真 h 24 4.5 闹钟模块实现 h 25 4.5.1 闹钟模块设计 h 25 4.5.2 闹钟设定模块仿真 h 25 4.6 蜂鸣器模块实现 h 25 4.6.1 蜂鸣器模块描述 h 25 4.6.2 蜂鸣器模块实现 h 26 4.6.3 蜂鸣器模块仿真 h 27 4.7 显示模块实现 h 27 4.7.1 显示模块描述 h 27 4.7.2 显示模块实现 h 27 4.7.3 显示模块仿真 h 29 第五章 系统调试及运行结果分析 h 30 5.1 硬件调试 h 30 5.2 软件调试 h 31 5.3 调试过程及结果 h 31 5.4 调试注意事项 h 33 第六章 总结和展望 h 34 5.5 总结 h 34 5.6 展望 h 34 参考文献 h 35 致 谢 h 36 附 录 h 37 绪论 选题意义与研究现状 在这个时间就是金钱的年代里，数字电子钟已成为人们生活中的必需品。目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。 随着现场可编程门阵列( field program-mable gate array ，FPGA) 的出现，电子系统向集成化、大规模和高速度等方向发展的趋势更加明显， 作为可编程的集成度较高的ASIC，可在芯片级实现任意数字逻辑电路，从而可以简化硬件电路，提高系统工作速度，缩短产品研发周期。故利用 FPGA这一新的技术手段来研究电子钟有重要的现实意义。设计采用FPGA现场可编程技术，运用自顶向下的设计思想设计电子钟。避免了硬件电路的焊接与调试，而且由于FPGA的 I /O端口丰富，内部逻辑可随意更改，使得数字电子钟的实现较为方便。 本课题使用Cyclone EP1C6Q240的FPGA器件，完成实现一个可以计时的数字时钟。该系统具有显示时、分、秒，智能闹钟，按键实现校准时钟，整点报时等功能。满足人们得到精确时间以及时间提醒的需求，方便人们生活。 国内外研究及趋势 随着人们生活水平的提高和生活节奏的加快，对时间的要求越来越高，精准数字计时的消费需求也是越来越多。 二十一世纪的今天，最具代表性的计时产品就是电子时钟，它是近代世界钟表业界的第三次革命。第一次是摆和摆轮游丝的发明，相对稳定的机械振荡频率源使钟表的走时差从分级缩小到秒级，代表性的产品就是带有摆