DDS信号源的设计.doc

PAGE PAGE 6 电子技术课程设计说明书 题目： DDS信号源的设计 学生姓名： 鲍帅 学 号： 201206090209 院 （系）： 电气与信息工程学院 专 业： 网络工程122 指导教师： 张俊涛 2014年12月18日  目 录 TOC \o 1-3 \h \z \u 一. 设计任务与要求 h 2 1.1 设计任务 h 2 二. 设计方案论证 h 2 2.1 可选方案 h 2 2.2 方案比较 2 2.3 设计过程 2 2.3.1 设计过程 3 2.3.1 设计过程 3 2.3.1 设计过程 3 三. 单元电路设计 3.1频率控制字产生电路 4 3.2相位累加及锁存电路 5 3.3 正弦函数表 6 3.4 D/A转换电路 7 3.5 低通滤波电路 8 3.6 555脉冲产生电路 8 3.7 消抖电路 9 3.8 电源滤波 10 3.9 总原理图 h 11 3.10 元器件清单 h 12 四、测试与调试 h 12 4.1.在Proteus中的仿真结果 h 12 4.2.存在的问题及改进意见 13 五、总结与体会13 一.设计任务与要求 1.1 设计任务 设计一个简单的DDS正弦波信号发生器，有频率增（UP）和频率减（DOWN）两个键，按UP时频率步进增加，按DOWN时频率频率步进减小。具体要求如下： 输出信号的频率范围为100Hz~1500Hz，步进为100Hz。 要求输出信号无明显失真。 发挥部分： 可输出矩形波和三角波； 进一步扩大输出信号范围或减小步进频率。 二.设计方案论证 2.1 可选方案 方案一：直接模拟合成法。 直接模拟合成法利用倍频（乘法）、分频（除法）、混频（加法与减法）滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快（小于100ns），但是体积大、功耗大。 方案二：基于单片机完成设计 利用单片机的课编程输出，再配以相应的外设电路即可实现理想波形的输出。 2.2 方案比较 方案一：采用传统的硬件电路组合实现，锻炼学生对数模电知识的掌握能力，学以致用。但是其可靠性差、灵活性小、线路复杂。 方案二：采用89C51单片机为核心实现，单片机处理速度使DDS的频率范围非常有限，加上单片机本身端口较少，对于一个外部频率选择键盘输入、ROM地址查表输出以及LED数码管显示的系统来说，端口资源变得非常紧张。且现在对单片机知识掌握的不是很好。 考虑到这次课程设计也是对所学数模电知识及实际动手能力结合的一次考验，且时间充足，题目要求较简单，所以选择方案二。 2.3设计过程 2.3.1 DDS的基本原理 DDS的原理框图如图3-1所示。图中相位累加器可在每一个时钟周期来临时将频率控制字（TUNING WORD）所决定的相位增量M累加一次，如果记数大于，则自动溢出，而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到DAC中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。基本原理如图3-1： 频率控制字 频率控制字 相位寄存器 正弦 查询表 DAC LPF 时钟fc ∑ ∑ 图 3-1 DDS基本原理图 图 3-1 DDS基本原理图 由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每个2n时钟周期输出一个周期的正弦波。所以此时有f0=fc/2n, 式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数。 更一般的情况，频率控制字是m时，每2n /m个时钟周期输出一个周期的正弦波。所以此时有：f0=(m×fc)/ 2n,式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数，m为频率控制字。这个是DDS系统最基本的公式之一。由此可以得出： 输出信号的最小频率（分辨率）为：f0min= fc / 2n 输出信号的最大频率为：f0max=（Mmax×fc）/ 2n DAC 每信号周期输出的最少点数为：K=2n / Mmax 当 N 比较大时，对于很大范围内的 M 值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。 2.3.2 基本参数确定 本次课程设计选用8位的相位寄存器，即N取8。则可以算出响应的参数： Fc= f0min×2n=100HZ×28=25.6KHZ 频率控制字为从1~15 2.3.3