第一章 集成电路的基本工艺.ppt

第一章 集成电路的基本制造工艺 典型的PN结隔离的掺金TTL电路工艺流程 1.衬底选择 2. 第一次光刻—N+埋层扩散孔 减小集电极串联电阻 减小寄生PNP管的影响 TepiXjc+Xmc+TBL-up+tepi-ox 5. 第三次光刻—P型基区扩散孔光刻 决定NPN管的基区扩散位置范围 6. 第四次光刻—N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 Al—N－Si 欧姆接触：ND≥1019cm-3，　　　　　　　　 7. 第五次光刻—引线接触孔光刻 8. 第六次光刻—金属化内连线光刻：反刻铝 横向晶体管剖面图 纵向晶体管剖面图 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 1. 光刻1---阱区光刻，刻出阱区注入孔 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 2. 阱区注入及推进，形成阱区 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 3. 去除SiO2，长薄氧，长Si3N4 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 4. 光刻2---有源区光刻 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 5. 光刻3---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 6. 长场氧，漂去SiO2及Si3N4； 然后长栅氧。 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 7.光刻4---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 8. 光刻5---多晶硅光刻，形成多晶硅栅及多晶硅电阻 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 9. 光刻6---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。 1.2.2 CMOS集成电路工艺--以P阱硅栅CMOS为例 10. 光刻7---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。 The CMOS Inverter Structure * 一类为在元器件间要做电隔离区 一类为元器件间自然隔离区 1.1 双极集成电路的基本制造工艺 1.1.1 典型的双极集成电路工艺 如PN结隔离，全介质隔离及PN结－介质混合隔离等 如I2L 一次氧化 衬底制备 隐埋层扩散 外延淀积 热氧化 隔离光刻 隔离扩散 再氧化 基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散 反刻铝 接触孔光刻 铝淀积 隐埋层光刻 基区光刻 再分布及氧化 铝合金 淀积钝化层 中测 压焊块光刻 典型数字集成电路中NPN晶体管剖面图 AL SiO2 B P P+ P-SUB N+ E C N+-BL N-epi P+ 1.1.2 双极型集成电路中元件的形成过程和元件结构 P型Si ρ ?10Ω.cm 111晶向,偏离2O~5O 一支85公分长，重76.6公斤的 8寸 硅晶棒，约需 2天半时间长成。经切片、研磨、抛光后，即成半导体之原料 晶圆片 一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。 SiO2 P-SUB N+-BL 要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P) SiO2 N+-BL P-SUB N-epi N+-BL 3. 外延层淀积 ▲ VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl ▲ 氧化 4. 第二次光刻—P+隔离扩散孔光刻 涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B) 隔离扩散的目的是在衬底上形成孤立的外延层岛,实现元件的隔离 有PN结隔离、介质隔离、PN结－介质混合隔离等 SiO2 N+-BL P-SUB N-epi N+-BL N-epi P+ P+ P+ SiO2 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B) N+-BL P-SUB N-epi N+-BL P+ P+ P+ P P 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散 SiO2 N+-BL P-SUB N-epi N+-BL P+ P+ P+ P P N+ SiO2 N+ N+-BL P-SUB N-epi N+-BL P+ P