十进制译码器.ppt

2.八选一数据选择器 图为八选一数据选择器，它有三个地址端A2A1A0。可选择D0~D7八个数据，是低电平有效的使能端，具有两个互补输出端Y和 。其功能与四选一数据选择器类似，其真值表见表。 14．4．2 数据分配器 数据分配器是数据选择器的逆过程，即将一路输入变为多路输出的电路。 根据输出的个数不同，数据分配器可分为四路分配器、八路分配器等。数据分配器实际上是译码器的特殊应用。前面讲过的译码器可以构成数据分配器。其方法是：将输入控制端作为数据输入端，二进制代码作为地址输入端，则译码器就可作为数据分配器使用。 图14.14所示是用74LS138译码器作为数据分配器的逻辑原理图，其中译码器的E1作为使能端，E2B接低电平，输入A0～A2作为地址端，E2A作为数据输入，从Y0～Y7分别得到相应的输出。 图14.14 本 章 小 结 1.组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是：任何时刻的输出仅取决于该时刻的输入，而与电路的原来状态无关。 2.组合逻辑电路的分析方法是根据给定的逻辑电路逐级写出输出逻辑表达式，然后进行必要的化简，进行功能判别。如果有困难时，可列出该函数的真值表，再确定组合逻辑电路的功能。 3.组合逻辑电路的设计方法是根据设计要求设定输入变量和输出函数，列出反映设计要求的真值表。再根据真值表写出输出逻辑函数式，用代数法进行化简，并变换成所需要的形式，最后画出最简的逻辑电路。 4.本章介绍了具有特定功能的常用的一些组合逻辑电路，如：编码器、译码器、数据选择器和数据分配器恩，介绍了它们的逻辑功能、集成芯片的应用。 5.编码器是将输入的信号编成二进制代码，而译码器的功能与编码器相反，它是将输入的二进制代码译成相应的信号。 6.数据选择器是在地址码的控制下，从多路输入信号中选择相应的一路信号输出。因此，数据选择器是多输入单输出的组合逻辑电路，在输入数据都为1时，输出为地址变量的全部最小项之和。 退出 跳转到第一页 跳转到第一页 第14章 组合逻辑电路 14.1 组合逻辑电路的分析与设计 14.2 编码器 14.3 译码器 14.4 数据选择器和数据分配器 返回目录 学 习 目 标 1．掌握组合逻辑电路设计和分析方法。 2．掌握编码的基本概念及其意义。 3．掌握译码的基本概念及其意义。 4．了解数据选择器的基本概念及其意义。 5．了解数数据分配器的基本概念及其意义。 14. 1 组合逻辑电路的分析与设计 组合逻辑电路分析主要是确定组合逻辑电路的功能(已知电路,不知其功能),即:找出电路输入和输出之间的关系,求出表达式。 14. 1. 1 组合逻辑电路的分析方法 基本分析方法 （1）根据给定的逻辑电路的逻辑图，从输入端向输出端逐级写出各个门对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入的逻辑函数表达式。 （2）利用逻辑代数运算法则化简逻辑函数表达式。 （3）根据化简后的逻辑函数表达式，列出真值表，使逻辑功能更加清晰。 （4）根据化简后的逻辑函数表达式或真值表，分析逻辑功能。 写出表达式 化简表达式 列出真值表 分析逻辑功能 [例14．1]分析图14.1所示逻辑电路的功能。 解：（1）逐级写出输出函数表达式： （2）化简逻辑函数： （3）列出逻辑函数的真值表。将输入的A、B、C取值的各种组合代入上式 中，求出输出Y的值。由此可列出表所示的真值表。 （4）分析逻辑功能。由表可看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0。因此，图所示电路为三位判奇电路，又称奇校验电路。 14.1.2 组合逻辑电路的设计方法 组合逻辑电路设计的目的是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑功能。 基本设计方法 （1）根据设计要求，确定变量的个数，并对它们进行逻辑赋值（即确定0和1代表的含义）。 （2）根据逻辑功能要求列出真值表。 （3）根据真值表写出逻辑函数表达式，并进行画简。 （4）根据最简逻辑函数表达式画出逻辑图。 逻辑赋值 列出真值表 写出逻辑函数 画出逻辑图 [例14．2]设计一个A、B、C三人表决电路。当提案表决时，若多数人同意，则提案通过，但同时A具有否决权。 解：（1）根据题意，确定输入变量为A、B、C，， 其中同意用1表示，不同意用0表示；输出变量为Y，提案通过用1表示，提案否决用0表示。 （2