集成电路制造技术--绪论.pptVIP

二、集成电路技术发展历史 1999年的 0.18微米工艺、2001年的0.13微米、2003年的90纳米（0.09微米），2005年的65纳米（0.065微米） 1960′s的25mm(1 英寸）， 1970′s的51mm(2英寸），1980′s的100mm(4英寸）， 1990′s的200mm(8英寸），2000的 300mm(12英寸），现在400mm(16英寸) 三、集成电路技术发展的规律与趋势 1964年Intel合作创始人Gorden Moore首次提出； 价格保持不变的情况下晶体管数每12月翻一番， 1980s后下降为每18月翻一番； 最小特征尺寸每3年减小70%； 价格每2年下降50%； Amazingly still correct, likely to keep until 2010 “成本最小化”是“摩尔定律”背后的根本推动力。 戈登-摩尔 摩尔定律（Moore’s Law） 戈登?摩尔--摩尔定律之父 1929年出生在美国旧金山 获加州理工大学物理和化学两个博士学位 1950年代，与Robert Noyce一起，在William Shockley的“肖克利半导体实验室”工作 后诺伊斯与摩尔等“八个叛逆者”集体辞职，创办了著名的Fairchild Semiconductor（仙童公司） 1968年，诺伊斯与摩尔创办了Intel 1969年，“八个叛逆者”之一的杰里·桑德斯创办AMD 国际半导体技术路线图 ITRS（International Technology Roadmap for Semiconductor） 由美国半导体工业协会 （SIA）制定 按此蓝图，到2018年， MOS器件栅长将缩到10nm, 电学沟道长度仅为7nm， 集成度将达到1000亿以上。 特征尺寸继续减小 SOI技术的原理 层压两层SiN膜可将nMOS晶体管的驱动能力提高15% 应变Si技术 More Morre and More Than Morre 四、集成电路的特有工艺 a．隔离扩散 目的：形成穿透外延层的P+（N+）隔离墙,将外延层分割成若干彼此独立的隔离“岛”。电路中相互需要隔离的晶体管和电阻等元件分别做在不同的隔离岛上。 工作时：P+接低电压（接地），N型隔离岛接高电压。 元件间的隔离：两个背靠背的反向PN结--PN结隔离。 b. 埋层扩散 集电极引线从正面引出，从集电极到发射极的电流必须从高阻的外延层流过，这相当于在体内引入了一个大的串联电阻，导致饱和压降增大。 低阻埋层（N+型薄层）:有效降低了集电区的串联电阻。 五、本课程的主要内容 1.衬底制备—单晶生长；晶片的切、磨、抛； 2.薄膜技术—氧化、外延、蒸发； 3.掺杂技术—扩散、离子注入； 4.图形加工—制版、光刻（曝光、腐蚀）； 六、本课程教学内容的特点 1．侧重原理阐述； 2．硅材料； 3．平面工艺。 1、[美]Gary S.May,施敏，半导体制造基础，人民邮电出版社， 2007.11 2、关旭东，硅集成电路工艺基础，北京大学出版社，2003.10 3、 Stephen A. Campbell ，微电子制造科学原理与工程技术 （第二版），电子工业出版社，2004.1 4、施敏，半导体器件物理与工艺（第二版），苏州大学出版社 5、[美]Hwaiyu Geng，半导体集成电路制造手册，电子工业出版 社，2006.12 6、庄同曾，集成电路制造工艺-原理与实践，电子工业出版社, 1985年 七、参考书 八、成绩 平时成绩：平时作业占20分，科技小论文占20分，共40分； 期末考试（闭卷）：占60分。 三次点名都不到者没有平时成绩。 科技小论文1篇 内容：综述性或研究性小论文，详细介绍你感兴趣的集成电路/微电子器件制造中的某个工艺技术（如材料、氧化、掺杂、外延、光刻/腐蚀、金属化、互连、集成、以及工艺环境、 设备、成本、管理、运营等）。 要求： 1.不低于4000字； 2.不许原文照搬； 3.不少于5篇的参考文献； 4.按科技论文格式要求撰写： 5.WORD电子文档，以姓名及学号为文件名。 截止时间：2013年10月30日前，发到xydai@xidian.edu.cn 科技论文撰写格式 中英文题目：不超过20字； 中英文作者：姓名、单位、单位所在地、邮编； 中英文摘要：包含5要素（目的、方法/手段、内容、结果、结论），300字左右； 中英文关键词：5个左右，按重要程度顺序； 正文：引言、各研究章节、结论、致谢； 参考文献：参见教材每章最后的参考文献格式。 预祝同学们取得优异成绩！ 2013年9月2日 集成电路制造技术 西安电子