中规模时序逻辑电路.ppt

双向移位寄存器 常见计数器芯片 74LS160??TTL?? 可预置BCD异步清除计数器74LS161??TTL?? 可预置四位二进制异步清除计数器74LS162??TTL?? 可预置BCD同步清除计数器74LS163??TTL?? 可预置四位二进制同步清除计数器 例3 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。 D0～D3可随意处理 D0～D3必须都接0 例4 用74LS161来构成一个十二进制计数器。 SN＝S12＝1100 D0～D3可随意处理 D0～D3必须都接0 SN-1＝S11＝1011 * 中规模时序逻辑电路 1 寄存器 时 序 逻辑电路 寄存器和移位寄存器 计数器 顺序脉冲发生器 分析 设计 1.1 数码寄存器 Q3 Q2 Q1 Q0 Q Q D Q Q D Q Q D Q Q D A0 A1 A2 A3 CLR 取数脉冲 接收脉冲 ( CP ) 寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。采用任何一种类型的触发器均可构成寄存器。每个触发器存放一位二进制数或一个逻辑变量，由n个触发器构成的寄存器可存放n位二进制数或n个逻辑变量的值。 四位数码寄存器 1.2 移位寄存器 所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种： 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 根据移位数据的输入－输出方式，又可将它分为四种： FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF 串入－串出 串入－并出 并入－串出 并入－并出 串行输入－串行输出 串行输入－并行输出 并行输入－串行输出 并行输入－并行输出： SD Q Q D Q Q D Q Q D Q Q D A0 A1 A2 A3 RD CLR LOAD 移位脉冲 CP 0 串行输出 数 据 预 置 3 2 1 0 存数脉冲 清零脉冲 四位并入 - 串出的左移寄存器 初始状态： 设A3A2A1A0 ＝ 1011 在存数脉冲作用下， Q3Q2Q1Q0 ＝ 1011 。 D0 ＝ 0 D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 Q Q D Q Q D Q Q D Q Q D 移位脉冲 CP 0 串行输出 3 2 1 0 D0 ＝ 0 D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 Q Q D Q Q D Q Q D Q Q D 移位脉冲 CP 0 串行输出 3 2 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0 D3D2D1D0 设初态 Q3Q2Q1Q0 ＝ 1011 用波形图表示如下： Q3 Q2 Q1 Q0 CP 1 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 四位串入 - 串出的左移寄存器： D0 ＝ L D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 四位串入 - 串出的右移寄存器： D1 ＝ Q2 D2 ＝ Q3 D3 ＝ R D0 ＝ Q1 Q Q D Q Q D Q Q D Q Q D CP 串行输出 3 2 1 0 串行输入 Q D Q Q3 D Q D Q D CP 串行输出 Q1 Q2 Q0 串行输入 双向移位寄存器的构成：只要设置一个控制端S，当S＝0 时左移；而当S＝1时右移即可。集成组件 电路74LS194就是这样的多功能移位寄存器。 R—右移串行输入 L—左移串行输入 A、B、C、D—并行输入 VCC QA QB QC QD S1 S0 CP QA QB QC QD CP S1 S0 CLR L D C B A R A B C D R L CLR GND 74LS194 15 16 14 13 12 11 10 9 1 2 3 4 5 6 7 8 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零 保 持 右移(从QD 向QA移动) 左移(从QA 向QD移动) 并行输入 CLR CP S1 S0 功 能 1.3 寄存器应用举例 例：序列发生器 用一片74194和适当的逻辑门构成产生序列序列发生器。 步骤：