- 1、本文档共38页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子科技大学成都学院
(微电子技术系)
实验报告书
课程名称:电路原理图设计及Hspice
学 号:
姓 名:
教 师:
年06月15日
实验一 基本电路图的Hspice仿真
实验时间: 同组人员:
一、实验目的
1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真,研究该反相器电路的特点。
二、实验仪器设备
Hspice软件、Cadence软件、服务器、电脑
三、实验原理和内容
激励源:直流源、交流小信号源。
瞬态源:正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型:分析类型语句由定义电路分析类型的描述语句和一些控制语句组成,如直流分析(.OP)、交流小信号分析(.AC)、瞬态分析(.TRAN)等分析语句,以及初始状态设置(.IC)、选择项设置(.OPTIONS)等控制语句。这类语句以一个“.”开头,故也称为点语句。其位置可以在标题语句之间的任何地方,习惯上写在电路描述语句之后。
基本原理:(1)当UI=UIL=0V时,UGS1=0,因此V1管截止,而此时|UGS2|
|UTP|,所以V2导通,且导通内阻很低,所以UO=UOH≈UDD, 即输出电平.
(2)当UI=UIH=UDD时,UGS1=UDDUTN,V1导通,而UGS2=0|UTP|,因此V2截止。此时UO=UOL≈0,即输出为低电平。 可见,CMOS反相器实现了逻辑非的 功能.
四、实验步骤
1.打开Cadence软件,画出CMOS反相器电路图,导出反相器的HSPICE网表文件。
2.修改网表,仿真出图。
3.修改网表,做电路的瞬态仿真,观察输出变化,观察波形,并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果,得出结论。
五、实验数据
输入输出仿真:
网表:
* lab2c - simple inverter
.options list node post
.model pch pmos
.model nch nmos
*.tran 200p 20n
.dc vin 0 5 1m sweep data=w
.print v(1) v(2)
.param wp=10u wn=10u
.data w
wp wn
10u 10u
20u 10u
40u 10u
40u 5u
.enddata
vcc vcc 0 5
vin in 0 2.5 *pulse .2 4.8 2n 1n 1n 5n 20n
cload out 0 .75p
m1 vcc in out vcc pch l=1u w=wp
m2 out in 0 0 nch l=1u w=wn
.alter
vcc vcc 0 3
.end
图像:
瞬态仿真:
网表:
* lab2c - simple inverter
.options list node post
.model pch pmos
.model nch nmos
.tran 200p 20n
.print tran v(1) v(2)
vcc vcc 0 5
vin in 0 2.5 pulse .2 4.8 2n 1n 1n 5n 20n
cload out 0 .75p
m1 vcc in out vcc pch l=1u w=20u
m2 out in 0 0 nch l=1u w=20u
.endcload out 0 .75p
m1 vcc in out vcc pch l=1u w=20u
m2 out in 0 0 nch l=1u w=20u
.end
图像:
网表:
* lab2d - 5 stage driver
.options list node post
*.model pch pmos
*.model nch nmos
.tran 1n 10n
.print tran v(1) v(2) i(vcc)
.global vcc
.lib F:\HISPICE\2840710631\cz6h_v20.lib tt
vcc vcc 0 5
*vin 1 0 2.5 pulse .2 3 .5 2n 2n 2n 5n 20n
.ic v(1)=5
xinv1 1 2 inv
xinv2 2 3 inv
xinv3 3 4 inv
xinv4 4 5 inv
xinv5 5 1 inv
*cd1 6 0 1.75f
.subckt inv in out
m1 vcc in out vcc PENH l=1u w=20u
m2 out in
文档评论(0)