四川大学数电讨论课答案(自己做).docVIP

. . 门控RS锁存器在CP=0时，R 和 S之间是否存在约束条件？为什么？在CP=1的情况下又如何？（P237） 不存在。CP=0时，Q3=Q4=0，S、R端的逻辑状态不会影响到锁存器的状态。 CP=1时，需严格遵守SR=0的约束条件。若CP=1时输入信号S=R=1，则Q==0，锁存器将处于非定义的逻辑状态，当CP恢复0时，由于Q3、Q4同时回到0，将不能确定锁存器的状态。 锁存器和触发器的触发方式和逻辑功能之间有无必然联系？怎样识别功能和触发方式？写出五种功能触发器的特性方程，特性表和状态转换图。 无必然联系。 设计同步时序逻辑电路如编码不同，它们的逻辑电路是否相同？ 不相同。 什么叫双向移位寄存器？试用74LS194的右移串行数码输入端DSR构成一个8位顺序脉冲发生器。 在控制信号作用下，既可进行左移又可进行右移位操作的移位寄存器称为双向移位寄存器。 试述用同步清零控制端和同步置数控制端构成N进制计数器的方法。 同步清零：同步清零输入端获得清零信号后，计数器并不能立刻被清零，只是为清零创造了条件，还需要输入一个计数脉冲CP，计数器才被清零。因此，利用同步清零端获得N进制计数器时，应在输入第N-1个计数脉冲CP后，同步清零输入端获得清零信号。在输入第N个计数脉冲CP时，计数器才被清零，回到初始的零状态，从而实现了N进制计数。 同步置数：由于同步置数控制端获得置数信号时，仍需再输入一个计数脉冲CP才能将预置数置入计数器中。因此，利用同步置数控制端获得N进制计数器时，应在输入第N-1个计数脉冲CP时，同步置数控制端获得置数信号。在输入第N个计数脉冲CP时，计数器才返回到初始的预置数状态，从而实现了N进制计数。 试述用异步清零控制端和异步置数控制端构成N进制计数器的方法。 异步清零：异步清零与计数脉冲CP没有任何关系，只要异步清零输入端出现清零信号，计数器便立刻被清零。因此，利用异步清零输入端获得N进制计数器时，应在输入第N个计数脉冲CP后，计数器输出的高电平通过控制电路产生一个清零信号加到异步清零输入端上，使计数器清零，即实现了N进制计数。 异步置数：与异步清零一样，异步置数与时钟脉冲没有任何关系，只要异步置数控制端出现置数信号时，并行输入的数据便立刻被置入计数器相应的触发器中。因此，利用异步置数控制端构成N进制计数器时，应在输入第N个计数脉冲CP后，计数器输出的高电平通过控制电路产生一个置数信号加到异步置数控制端上，使计数器返回到初始的预置数状态，即实现了N进制计数。 设计序列脉冲发生器的状态数如何确定？如设计的脉冲序列为110110，应选用几个触发器？方案？ 序列脉冲发生器的状态数由给定的序列信号的循环长度M确定，如涉及的脉冲序列为110110，则M=6，应选用3个触发器。 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y 0 0 0 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 × 1 1 1 0 0 0 × Q2 Q1Q0 00 01 11 10 Q2 Q1Q0 00 01 11 10 0 0 0 1 0 0 0 1 0 1 1 1 1 0 1 1 0 1 0 1 Q2 Q1Q0 00 01 11 10 Q2 Q1Q0 00 01 11 10 0 1 0 0 1 0 1 1 1 0 1 1 0 0 1 1 1 0 × × 讨论1（1）说明虚线框内的电路为几进制计数器，画出状态转换图； （2）说明整个电路实现什么功能。 它是用“反馈清零法”构成的。当输出端状态为0110时，与非门输出（0110）2=（6）10，因此，这是一个六进制计数器。 状态图： 顺序脉冲发生器 讨论2． 分析下图计数器电路的功能。 分别写出M =1和M =0时?RD的表达式， 说明当M =1和M =0时电路的进制。 它是用“反馈置数法”构成的。 M=1时，=，当输出端状态为1001时，与非门输出（1001）2=（9）10，因此，这是一个十进制加法计数器； 状态转换图： M=0时，=，当输出端状态为0101时，与非门输出（0101）2=（5）10，因此，这是一个六进制加法计数器； 状态转换图： 讨论3、电路如下图所示，分析电路实现的逻辑功能。 74LVC161 计数到1111状态时产生的进位信号反相后，反馈到预置端。预置数据输入端应置成0110状态。该电路从0110状态开始加1计数，输入第9个CP脉冲后到达1111状态，同时使TC=0，=1。新的计数周期又从0110开始。 74HC151的输入S2S1S0对应7