低功率多输教材出入埠暂存器档案之分析与设计.pdf

Analysis and Design of Low Power Register File with Multiple Input and Output Ports 低功率多輸出入埠暫存器檔案之分析與設計 Analysis and Design of Low Power Register File with Multiple Input and Output Ports 楊維斌 Wei-Bin Yang 系統晶片硬體技術部 摘要 做分析，暫存器檔案可分為單讀出／寫入埠（1 read/write port ）與多讀出／寫入埠（Multiple 本篇文章主要是在探討如何分析與設計低 read/write ports ）兩種。 功率多輸出入埠暫存器檔案，因為暫存器檔案常 圖一所示電路圖為單讀出／寫入埠電路，由 被使用在微處理器與數位訊號處理晶片上，因 電路圖可知暫存器檔案電路結構可分為三大部 此，如何設計高效能的暫存器檔案電路是當務之 分： 急。本篇文章將從暫存器檔案的架構與電路型態 1. 兩組位址解碼電路（Address decoder ）：一組 做切入，分析各種不同電路架構之優劣，以決定 為讀出解碼電路（Read decoder ），另一組為寫 適合之暫存器檔案電路架構。再由電路功率消耗 入解碼電路（Write decoder ）。 分析著手，將暫存器檔案電路內部各個區塊電 2. 儲存單元集（Cell bank ）：如虛線所示，本單 路，做功率消耗分析，找出最耗能的區塊電路， 元集包含了位元負載電路（Bit line load ）、記 用低功率的電路設計技巧來完成高效能低功率 憶細胞單元集（Cells ）與感測放大器電路 之暫存器檔案電路。 Bit line Bit line Bit line Bit line Control ckts load load load load 1. 前言 由於近幾年來隨著製程的進步 System-on-a- Write Read cell cell DEC DEC Chip （SoC ）已經是無法避免的趨勢，而在 SoC di dib 晶片中又以數位電路佔大部分，因此如何開發高 Cell Cell 效能且具低功率消耗之數位電路，就成了當務之 急。在數位電路中，暫存器檔案（Register File ） di SA SA Input data dib 是最常被使用的電路區塊之