安大考研数字电路逻辑设计-课件.pptVIP

第4章 组合逻辑电路 逻辑电路分类： 组合逻辑电路/时序逻辑电路 组合逻辑电路在逻辑功能上的特点： 任何时刻的输出仅仅取决于该时刻的输入信号， 而与这一时刻输入信号作用前电路原来的状态没有任何关系。 组合逻辑电路在结构上的特点： 由逻辑门电路组成 没有从输出到输入的回路 电路没有记忆功能 4.1 组合逻辑电路分析 组合逻辑电路分析： 找出给定逻辑电路输出和输入之间的逻辑关系， 从而了解给定逻辑电路的逻辑功能。 方法： 通常采用代数法 步骤： （1）由给定的逻辑图，从输入端开始，根据器件的基本功能，逐级推导出输出端的逻辑函数表达式； （2）由输出函数表达式，列出它的真值表； （3）由逻辑函数表达式或真值表，概括出逻辑功能。 例：分析电路 由函数表达式或真值表知：异或电路 4.1.1 全加器 例：分析电路 列真值表 由真值表可见： 一位全加器电路 逻辑符号（1位全加器） 由1位全加器构成的4位逐位进位加法器 缺点：运算速度慢 4位超前进位全加器逻辑电路图 （A4-A1与B4-B1全加） 4位全加器逻辑符号 4.1.2 编码器 编码： 对输入信号用二进制数编号。 编码器： 能完成编码功能的电路 优先编码器逻辑图： ：选通输入端 ：输入线 ：输出 用二进制的反码表示输入线编号 ：扩展端 ：选通输出端 8线－3线二进制编码器： 用3位二进制代码表示8根输入线中的某一输入信号 8线－3线优先编码器真值表 逻辑符号 编码器的扩展 4.1.3 译码器 译码：将输入的每个二进制代码赋予的含义翻译过来，给出相应的输出信号。 译码器逻辑图 逻辑符号 例：分析图4－1－11电路，得真值表 译码器的扩展（利用选通端） 功能表 3线－8线译码器真值表和逻辑符号 4线－10线（二－十进制）译码器真值表 4线－10线译码器逻辑符号 译码器的扩展应用（5线－32线译码器） 译码器作为数据分配器使用 七段显示 逻辑图 七段显示译码器逻辑符号 灯测试输入 灭零输入（脉冲消隐） 消隐输入 灭零输出 4.1.4 数值比较器 能完成比较两个数字的大小或是否相等的逻辑电路 1位数值比较器逻辑电路图 通用符号 由逻辑电路图可以写出输出函数表达式 列出真值表 4位数值并行比较器 （A3-A0与B3-B0比较） 4位数值比较器真值表 4位数值比较器逻辑符号 利用级联输入端扩展 4.1.5 数据选择器 在多路数据传输过程中，将多路数据中任一路信号挑选出来，完成这种功能的逻辑电路称为：数据选择器。 通用逻辑符号 双4选1数据选择器 由图4－1－28分析得：工作状况表 函数表达式： 逻辑符号 真值表 数据选择器的扩展 4.1.6 奇偶产生/校验电路 检错码：能检出差错码组的码型 奇偶校验码： 在信息码后加1位校验码位，使码组中的1的码元个数为奇数或偶数。 能检测出有1位差错。 奇偶产生/校验电路： 有奇偶校验能力及能产生校验奇偶码的电路 逻辑符号和真值表 若A-H个输入中1的个数为偶数，则 若A-H个输入中1的个数为奇数，则 由此，可得真值表 奇偶校验电路的应用（奇校验系统） 4.2 组合逻辑电路设计 （1）根据逻辑功能的要求 （2）器件资源情况 4.2.1 采用小规模集成器件的组合逻辑电路设计 一般步骤： 通常化简成最简“与－或”表达式 （乘积项最少，乘积项所包含的因子数也最少） （不一定是最佳的） 根据所采用器件的类型进行变换 例4－1 ①列真值表 ②由真值表→函数表达式 ③利用卡诺图化简，得最简“与－或”式 ④若采用“与非”门， 则两次求反，得“与非－与非”表达式 ⑤画出逻辑图 若采用“或非”门实现 （1）变换成“或与”式 方法①：利用公式化简 方法②：对卡诺图中的0格化简 （2）两次求反 若采用“与或非”门实现 由“或非”式变换得“与或非”表达式 总结 用“与－非”门实现： （1）求“与－或”式 （2）两次取反 用“或－非”门实现： （1）求“或－与”式 （2）两次取反 用“与－或－非”门实现： （1）求“或－与”式 （2）两次取反 （3）用反演律 例4－