- 1、本文档共10页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于Multisim的数字时钟系统仿真设计
PAGE 1
学号 3130507028
仿 真 设 计 报 告
基于Multisim的数字时钟系统仿真设计
课 程 名 称 计算机辅助设计
班 级 名 称 农业电气化1301班
作 者 姓 名 杜育轩
指 导 教 师 傅海军
提 交 日 期 2015年6月8日
摘 要
Multisim是美国国家仪器(NI)有限公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
工程师们可以使用Multisim交互式地搭建电路原理图,并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容,这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计,这也使其更适合电子学教育。通过Multisim和虚拟仪器技术,PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
本文通过使用Multisim11.0进行仿真设计,实现实时电子时钟功能。
关键词
Multisim、实时时钟 、电子钟
目 录
第一部分 设计题目I
设计目的与要求………………………………………………………4
设计思路………………………………………………………………4
第二部分 设计方案
2.1 总体设计方案说明………………………………………………………5
2.2 模块结构与方框图………………………………………………………6
第三部分 程序设计
3.1 功能模块设计 ……………………………………………………………8
第四部分 设计小结
第五部分 心得体会…………………………………………………………………10
第一部分 设计题目
1.1设计目的与要求
设计目的:
数字时钟具有走时精确、校时方便、设计和使用简单的特点,能实现定时和报时功能得到了广泛使用。本设计要求采用计数型控制器,用TTL通用型集成电路,实现该系统。
设计要求:
显示功能:具有“时”、“分”、“秒”的十进制数字显示(“时”从0~23)。
校时功能:当刚接通电源或数字时钟走时有偏差,应能手动校时。
整点报时:当时钟计时到整点时,能进行整点报时。
定时功能:在24小时之内,可以设定定时时间,当数字时钟计时到定时时间 时,能进行定时报警。
1.2 设计思路
首先设计出24进制计数器,60进制计数器,完成时,分,秒的环节的搭建。
第二应该可以手动调节
其次根据设置时间实现整点报时功能
最后实现闹钟功能
第二部分 设计方案
2.1 总体设计方案
整个工程由3个模块构成,频率产生模块,产生1KHZ的方波,数码管显示模块,计数器模块,校时模块组成。
2.2 模块结构与框图
模块框图如下
第三部分 仿真设计
3.1模块分析
频率产生模块
采用555定时器构成多谐振荡器,产生方波。
数码管译码器
74ls48是数码管译码驱动器,用来驱动数码管进行显示。
真值表如下图所示:
整点报时模块
采用一个四通道与门,进行整点报时,当到达59分50秒的时候就开始闪烁,直到整点停止,挺行时间为整点了。
计数器
60进制计数器
24进制计数器
通过24进制和60进制计数器共同作用来是的整个仿真得以实现。
校时模块
校时模块按照进位的原则,当按下开关时,按照每秒加一向上加,关闭时,按照正常的进位来进行累加。
第四部分 设计小结
4.1设计中遇到的一些问题
对于芯片的连接不太熟练
芯片的功能表不能很好地体会
未实现闹钟模块
计数器偶尔会跳到60才会复位为0
4.2进一步改进的方向
可以分层次来绘制仿真
加入闹钟功能
整点报时可以更加准确
第五部分 心得体会
IP核是一个很好玩的东西,使用它可以大幅度的减少我们的工作量,通过这次课设,让我对quartus软件的使用更加熟练。在用quartus进行下载时,总是出一些小问题,在至芯公司工程师的帮助之下,问题得到了解决。ROM的调用也更加的娴熟,希望以后多多做出更好玩的东西。
文档评论(0)