VDMOS基本工流程.ppt

VDMOS基本工艺流程 器件的基本结构及实物图 工艺流程图 初始氧化 环光刻与环注入 环P推结与有源区光刻 JFET注入与栅氧化和JFET推结 多晶淀积与多晶激活与多晶光刻 P-注入与P阱推结与N+光刻 RG RG：此为栅极电阻。 R=ρL/S 其中，S电阻截面积、L电阻的长度、ρ电阻率；反观MOS器件的结构，L为栅极厚度，S为栅极二维平面的横截面。 ρ电阻率与栅极电导率σ成倒数关系。 σ=nqμ，以F2KN65NC为例，栅极分为SiO2层和多晶Si层，而多晶激活是用POCL3，所以认为栅极是N型半导体，多子为电子，迁移率μ取电子迁移率μn，式中n为掺杂浓度，q为单位电荷。 综上，R=1/nq μn ×L/S 由于栅氧厚度的改变会使其它参数随之改变，器件尺寸固定，故L与S不变；而电子迁移率μn与单位电荷q为常数，故想要改变栅极电阻，目前只能改变掺杂浓度n。 CISS：此为功率MOS在截止状态下的源极与漏极之间的输入容量，即源栅电容CGS与栅漏电容CGD之和。 CISS=CGS+CGD 观察VDMOS结构发现，CGS分为栅极与N型区电容CGS1和栅极与P型区电容CGS2部分。CGD为栅极与漏极电容，从结构上看，即是栅极与JFET区的电容，而整个电容结构为并联。故 CISS=CGS1+CGS2+CGD CISS理论计算 电容为C=εS/d 其中，ε为极板间介质的介电常数，S为极板面积，d为极板间的距离。反观MOS器件结构，S为器件二维平面截面积，此为固定值，d为PN结空间电荷区长度W。 单边突变结PN结空间电荷区长度W，热平衡时受杂质浓度影响；当对PN结施加正向电压时，W变小；当施加负向电压时，W变大。 器件尺寸不变的情况下，我们只考虑单位面积电容即可，即S取1； C=ε/W CRSS理论分析 CRSS：即CGD，为栅极与漏极之间电容，从MOS结构上看，即为栅极与JFET区域电容。根据上面对CISS的分析，目前最有效改变电容的方式就是改变注入剂量，即半导体中的掺杂浓度，来改变电容。 COSS理论分析 COSS ：为栅极与漏极电容CGD同源极与漏极电容CDS之和。而源漏间电容CDS大体上可以认为是P阱区域与JFET区域形成的PN结的电容。想要改变CDS，只要改变PN结电容即可。而PN结理论计算公式以及影响因素上面已经给出。 导通时间TON 定义： * CISS理论结构分析 PN结正偏时，V为正；负偏时，V为负。从式中可以看出，介电常数ε，内建电势ψbi等均为定值，电容C与杂质浓度成正比，可以通过改变掺杂浓度的方法来改变电容。 *