复习-触发器及时序电路.pptx

对JK触发器而言，欲实现;将一个D触发器的 输出连接至D输入端，经过50个时钟脉冲后，其状态将会变为 ;若用JK触发器来实现特性方程为， 则J和K端的方程为________________。 ;; 牛牛文库文档分享;;;5、掌握用MSI器件（如74HC161）设计N进制计数器方法;为了保证计数的最大值可达100，则最少需要??? ????个触发器 ;采用双向移位寄存器不能实现的功能是_________。 A、加2 B、乘2 C、除2 D、串并转换 同步时序电路和异步时序电路比较，其差异在于后者_____。 A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关 某电视机水平-垂直扫描发生器需要一个分频器 将31500HZ的脉冲转换为60HZ的脉冲，欲构成 此分频器至少需要_________个触发器。 A、31500 B、525 C、60 D、10 对于采集温度范围为0～100℃，能辨别0.1℃变化的应用要求， 应选择 bit的ADC；如采样温度为25℃， 对应的数字量为 （2）。;逻辑电路如图所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。;采用JK触发器设计一同步时序电路实现如下所示状态图， 并检查电路的自启动性能。;用移位寄存器74194和逻辑门组成的电路如图所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。 ;;;1、掌握半导体存储器的字、位、存储容量、地址、等基本概念。;采用单管动态存储单元的RAM，其读出过程是 的，读出时需要 电路配合工作。 A、破坏性，刷新 B、随机性，扫描 C、复合性，扩展 D、可重复性，充放电 U盘中使用的存储器属于 。 A、RAM B、PROM C、E2PROM D、EPROM DRAM与SRAM的差异在于____________________________________________, 一块ROM芯片有16个地址输入端，16个数据端，该ROM芯片的最大容量是________________________。 ;以下哪种PLD可以实现时序电路_________。 A、GAL B、PAL C、PLA D、EPROM FPGA中每个小逻辑单元是利用查找表技术来实现组合逻辑的。当需实现4输入2输出的组合电路所需占用的SRAM配置容量至少为_________bit。 RAM动态MOS存储单元需要_________操作以免存储的信息丢失。 A.恢复刷新 B. 充放电 C. 复位 D. ??数 以下描述中，正确的是________ A. EEPROM必须在加电的情况下，才能保存数据； B. PROM正常工作时，必须定时进行刷新； C. Flash Memory即使掉电，也能保存数据； D. 异步SRAM正常读写时，需要时钟信号； ;某型号的RAM采用二维译码结构，其行地址个数为5，列地址个数为8，每个地址对应的存储空间为8Bits。则该RAM的总容量为________。 A．256Bits； B．320Bits； C．2048Bits； D．65536Bits 某组合电路共有5个输入变量，4个输出变量。如果用ROM实现此组合电路，ROM的容量至少为 Bits 下面关于FPGA/CPLD的相关说法中不正确的是____________。 A、一般CPLD的工作速度比FPGA快 B、FPGA内部的触发器资源一般比CPLD多 C、CPLD一般需要外挂E2PROM保存程序 D、FPGA可用于实现较复杂的数字信号处理算法 下列属于非易失型存储器的是_________。 A、DDR B、双口RAM C、Flash D、FIFO 需要___________存储容量的存储器可实现两个4bit数的加法运算。 A、2^4×5 B、2^8×5 C、2^5×4 D、2^5×8;现有32×4和64×4 RAM各一块，试用2-4线译码器和少量逻辑门与它们一道组成地址连续的96×4 RAM。 ;module test1(Clk, RSTn, PLn, D, Q, CO)； input Clk, RSTn, PLn; //Clk为时钟，RSTn为复位，PLn为置数 input [2:0] D; //D为数据预置信号 output [2:0] Q; output CO; reg [2:0] Q; reg CO; always @(negedge Clk or negedge RSTn) if (RSTn = =