万年历时钟电路设计报告.docVIP

阿坝师范学院 物理与电子科学系 [在此处键入] 数字电子技术万年历设计报告 PAGE2 / NUMPAGES2 PAGE13 / NUMPAGES13 . . 万 年 历 设 计 报 告 姓名：李朝林 学号班级：电子信息工程02班 目录 TOC \o 1-3 \h \z \u 1.设计任务与要求 2 2.主要器件讨论与选择 2 3.设计原理 3 4.单元电路设计 3 4.1显示电路 3 4.2时分秒设计 4 4.3星期天数设计 5 4.4闰年平年判断电路 6 4.5二月与大小月判断电路 9 4.6天数置数信号 10 4.7校正电路 11 4.8秒脉冲电路 11 5.完整的电路设计原理图 12 6.电路调试过程与方法 13 7.实验心得体会与总结 13 设计任务与要求 用数字集成电路设计万年历电子钟逻辑电路 指标如下： 1） 设计一个能直接显示“年”、“月”、“日”、“星期”、“时”、“分”、“秒”的十进制万年历时钟显示器。 2） 具有校时的功能，可分别对“年”、“月”、“日”、“星期”、“时”、“分”、“秒”进行单独校时。 2.主要器件讨论与选择 主要器件中显示模块选用74SEG_BCD数码管显示8421bcd码，计数模块统一选用74LS160作为计数芯片；74LS160具有同步置数异步清零功能，同时在有时钟脉冲的情况下进行加计数，无论采用同步置数还是异步清零都可以实现60s、60m、24h置数清零功能。因此74LS160是一个不错的选择。本次仿真通过74LS160作为时分秒年月日星期置数，通过秒计数的置数信号作为分计时的脉冲cp，取反作为分计时的使能端，依次向高位进位达到显示目的。 通过闰年、平年、大月、小月、二月的判断电路来控制天计数的多少。 校时电路，校时选用74LS74触发器作为跳变信号；74LS244存储信号。起作用的只有一个，当校时有效时计时电路无效。 3.设计原理 原理图如下： 4.单元电路设计 4.1显示电路 整个显示电路分为年、月、日、时、分、秒、星期几大模块。统一采用7SEG-BCD数码管显示 4.2时分秒设计 秒分时一致采用74LS160芯片进行加计数，通过与非门截取信号作为置数信号和高位进位信号，取反作为高位使能端；送入BCD数码管显示。 4.3星期天数设计 星期的设计思路： 星期是七进制，星期是从星期一到星期日。在七段译码器显示是：1、2、3、4、5、6、8（为了和人们的习惯一样，用8来表示星期日），但是七段译码器是显示0—9，在显示星期时，需将0、7、9这三个数屏蔽而不显示，在此电路中采用异步置数的方法来做到。为此要做到当达到6时就将其置数8，在8消失的同时将其置数1。由星期显示的置数时序逻辑图可以看出在LAOD’保持两个脉冲的低电平时由6和8 产生的低电平之和，同时可以看出置数8的信号只比置数1的信号早一个脉冲，从而实现显示了8的下一个是显示1。在 （6信号来的时候）将其信号接到74LS160 置数端的D，同时将七段译码器的D接到74LS160的置数端A上。 星期和天数的进位同时来自小时的进位，小时采用24进制当23：00到来时产生清零信号同时向星期和日进位加一。如下图： 4.4闰年平年判断电路 YAB就是判断闰年判断表达式 YAB=YA+YB,平年即闰年取反 实际电路连接如下图： 4.5二月与大小月判断电路 4.6天数置数信号 最后的N05 即为天数置数信号。 4.7校正电路 校时模块选用芯片74LS244与74LS74触发器，74LS74作为跳变触发器，加上脉冲CP开关一次电平跳变一次,Q0作为正常计数的寄存器使能端OE.Q1作为校正时的使能端OE。当校正打开时，正常计数电路不起作用。年月日加上与门提取数字九作为下一位正常计时的进位脉冲。 具体电路如下图： 4.8秒脉冲电路 秒脉冲电路如下图: 秒脉冲采用555电路构成多稳态触发器产生频率为1hz的秒信号来作为计时的时基信号。 5.完整的电路设计原理图 6.电路调试过程与方法 电路调试： 调试过程可加上不同的脉冲cp到相应调试模块，检查各数码管接线是否准确，各芯片网络标号是否准确同时校时到今日今时，确定走时是否准确。例如调试天数、星期、月份正常计数是否准确时可将脉冲直接加在小时计数上，使能端改为VCC直接进行下面的进位，不用进行等待。为了使系统的设计具有条理性，采用分块模式的调试方 法。逐一对各功能模块和单元电路来检测，电路调试主要分两部分： 1.调试计数电路2.调试显示电路等。 计数调试：计数电路都采用74LS160 级联的方法来实现，确保芯片完整并且接线正确。 显示调试：在接线正常，无管脚混乱的情况下