微机原理与接口技术基于PROTEUS实现音乐播放器的设计.docVIP

微机原理与接口技术基于PROTEUS实现音乐播放器的设计.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE 1 . . 信息科学与技术学院 微机原理与接口技术课程设计报告 题目名称: 基于PROTEUS实现音乐播放器的设计 学生姓名: 王浩宇 关问鼎 徐然 冉启幸 学 号: 2013508305 2013508251 2013508224 2013508278 专业班级: 13 电信 指导教师: 刘恩博 2015年 7月 9 日 目录 TOC \o 1-3 \h \z \u 一.课程设计题目 1 二.课程设计任务及要求 1 三.总体方案与设计说明 1 3.1 每个音符的对应频率 1 3.2 设计说明 1 四.硬件电路设计及描述 2 4.1 芯片介绍 2 五.软件设计流程(模块流程图)及描述 5 六.源程序代码(要有注释) 7 七.课程设计体会 9 参考文献 9 一.课程设计题目 基于PROTEUS实现音乐播放器的设计 二.课程设计任务及要求 设计要求:1.实现播放音乐; 2.实现多首音乐连续播放和选择播放; 3.要求通过PROTUES完成此项功能,并完成PCB电路图。 三.总体方案与设计说明 3.1 每个音符的对应频率 表1 每个音符的对应频率 音符 频率/HZ 半周期/us 音符 频率/HZ 半周期/us 低1DO 262 1908 #4FA# 740 0676 #1DO# 277 1805 中5SO 784 0638 低2RE 294 1700 #5SO# 831 0602 #2RE# 311 1608 中6LA 880 0568 低3M 330 1516 #6LA# 932 0536 低4FA 349 1433 中7SI 988 0506 #4FA# 370 1350 高1DO 1046 0478 低5SO 392 1276 #DO# 1109 0451 #5SO# 415 1205 高2RE 1175 0426 低6LA 440 1136 #2RE# 1245 0402 #6LA# 466 1072 高3M 1318 0372 低7SI 494 1012 高4FA 1397 0358 中1DO 523 0956 #4FA# 1480 0338 #1DO# 554 0903 高5SO 1568 0319 中2RE 578 0842 #5S0# 1661 0292 #2RE# 622 0804 高6LA 1760 0284 中3M 659 0759 #6LA# 1865 0268 中4FA 698 0716 高7SI 1976 0253 3.2 设计说明 该音乐播放器通过用8086中央处理器、74LS373地址锁存电路、74LS138译码电路、定时/计数器8253A来实现功能。 8086中央处理器输出地址码A16-A19和数据AD0-AD15,将AD0-AD7输入地址锁存器输出A0-A7,再将A0-A7通过译码器进行译码输出作为8253的片选信号,8253产生不同频率的脉冲来模拟音符,通过时间的长短来模拟音长,从而设计出一个功能完整的音乐播放器。 四.硬件电路设计及描述 4.1 芯片介绍 (1)8086中央处理器 8086中央处理器是Intel系列的16位微处理器,有16根数据线和20跟地址线。它主要由执行部件EU(Execution Unit)和总线接口部件BIU(Bus interface Unit)两部分组成。8086拥有四个16位的通用寄存器,也能够当作八个8位寄存器来存取,以及四个16位索引寄存器(包含了堆栈指标)。资料寄存器通常由指令隐含地使用,针对暂存值需要复杂的寄存器配置。它提供64K 8 位元的输出输入(或32K 16 位元),以及固定的向量中断。大部分的指令只能够存取一个内存位址,所以其中一个操作数必须是一个寄存器。运算结果会储存在操作数中的一个。 为了能够简单有效地进行对8086操作,故采用最小模式进行工作。要使8086处于最小模式,首先要将MN/MX端置为高电平。 (2)74LS373地址锁存电路 74LS373为D锁存器,AD0-AD7为输入数据,输出Ao0-Ao7。74LS373 的输出端 O0~O7 可直接与总线相连。   当三态允许控制端 OE 为低电平时,O0-O7 为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,O0-O7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时,O 随数据 D

文档评论(0)

ygxt89 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档