电路与电子技术简明教程 教学课件 ppt 作者 叶淬 主编第五章.ppt

吸收律： A+AB=A+B A+AB=A A（A+B）=A AB+AC+BC=AB+AC 1 分析下图逻辑电路的功能。 1 A B F 真值表 A B F 0 0 0 0 1 1 1 0 1 1 1 0 功能:当A、B取值不同时， 输出为1, 是异或电路。 A B =1 F F=AB+AB =AB+AB 例3 根据给定的逻辑要求，设计出逻辑电路图。 设计步骤：（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表 （2）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式 （4）画出逻辑图 二、组合逻辑电路的设计 三 人 表 决 电 路 设计三人表决电路 1 0 A +5V B C R F A B C F 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 例1 由真值表写出逻辑函数表达式以积和法为例 1)以输出为1列方程。各变量之间为“与”的关 系，变量为1取变量本身，变量为0取变量的反。 2)各个输出为1的状态之间，符合“或”的关系。 A B C F 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 F=AB+AC+BC =AB+AC+BC =AB AC BC ABC ABC ABC ABC F=ABC+ABC+ABC+ABC =（ABC+ABC）+ （ABC+ABC）+（ABC+ABC） 1、以输出为1列方程。各变量之间为“与”的关 系，变量为1取变量本身，变量为0取变量的反。 2、各个输出为1的状态之间，符合“或”的关系 三人表决电路 1 0 A +5V B C R F =AB AC BC F 设计一个可控制的门电路，要求：当控制端 E=0时，输出端 F=AB；当E=1时，输出端 F=A+B 控制端 E A B F 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 输入 输出 F=AB+EB+EA A B E F 1 F=EAB+EAB+EAB+EAB =（EAB+EAB）+ （EAB+EAB）+（EAB+EAB） 例2 两个二进制数相加时不考虑进位信号，称为“半加”，实现半加操作的电路叫做半加器。 =1 A B S C ? CO S C A B S=AB+AB=A+B C=AB 半加器逻辑图 半加器逻辑符号 真值表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 半加器 例3 第四节 常用组合逻辑电路 一、加法器 1. 一位加法器 ? CO S C A B 半加器逻辑符号 真值表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 半加器： 被加数、加数以及低位的进位三者相加称 为“全加”，实现全加操作的电路叫做 全加器。 An Bn Cn-1 Sn 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 Cn 0 1 1 1 1 0 0 0 全加器： ? CO Cn An Bn CI Sn Cn-1 全加器逻辑符号 一个二位二进制数相加的电路： Ci S i Ai Bi Ci-1 ? Ci S i Ai Bi Ci-1 ? S0 S1 A1 B1 A0 B0 2. 多位加法器 c1 c0 S0 S1 A1 B1 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 A0 B0 c1 c0 74LS183是加法器集成电路组件，含有两个独立的全加器。 试用74LS183构成一个四位二进制数相加 的电路 S0 S1 S2 C3