十通道开关及显示电路设计总结报告.docx

十通道开关及显示电路设计总结报告 一、工作原理分析 1、工作原理框图： 本电路耍实现的功能是按键每通断一次，数码管显示相应的数字给十通道开关，同时对 应的十通道开关的通道导通。下面从四个方而进行分析： 2、 脉冲产生电路分析 本电路主要由三极管2SC1815,电阻Rl、R2、，电容Cl、C2, 555定吋器组成了施密 特触发器，接通电源后，THR端电压小于三分之二电源电压，TRI端电压小于三分之一电 源电压，放电管VT截止，触发器置“1”，电路输岀高电平。当输入电压U2大于三分之二 电源电压，放电管VT导通，触发器置“（）”，电路输出低电平。实现开关每通断一次，555 定时器的3脚就是输出一个脉冲波到计数译码驱动电路。 3、 计数译码电路分析 本电路主要由十进制计数器7490组成，利用7490的QA （12脚）连接到INA （2脚）, 当时钟脉冲INB （14脚）输入，就构成了 8421 BCD码十进制计数译码器，当有一个时钟脉 冲INB （14脚）到来时，从7490的QD, QC, QB, QA输出相应的8421 BCD码（0-9）, 再分别送到译码/驱动显示电路和十通道译码/驱动电路。 4、 译码/驱动数码管显示电路分析 本电路主要由七段BCD码一4511和七段共阴极数码管，电阻R3-R9组成。从7490的 QD, QC, QB, QA输出至4511的BD, BC, BB, BA输入端，由4511译码并送给七段共 阴极数码管显示相应的数字（0?9）。 5、 十通道译码/驱动电路分析 本电路主要由四位BCD-十进制译码器7442和六反相器7404组成。从7490的QD, QC, QB, QA输出至7442的D, C, B, A输入端，由7442译石马从123.4.567.9.10输 出相应的高电平。由反相器驱动继电器电路工作。 二、设计依据 1、由555定时器组成的脉冲控制电路 555定时器是一种中规模集成电路，只要在外部配上几个适当的阻容元件,就可以构成单 稳态触发器、多谐振荡器以及施密特触发器等脉冲发生与整形电路。 本电路使用555构成了施密特触发器，当开关SA打开时，输出为0,当开关SA合上 时，输出为1,组成了手动脉冲产生电路。 其引脚功能如下：1脚：地，2脚：触发输入，3脚：输出端，4脚：复位端，5脚：端 电压控制端，6脚：阈值输入，7脚：放电端口，8脚：电源 555定时器的真值表: 触发输入THR 阈值输入TRI 复位端R 放电管VT 输出OUT X X 0 导通 0 2/3UCC 1/3UCC 1 导通 0 2/3UCC 1/3UCC 1 原状态 原状态 2/3UCC 1/3UCC 1 截止 1 2、十进制计数译码器7490是异步集成计数器，它是一个异步的BCD码十进制计数器，其 真值表如下： RESET INPUTS OUTPUT R0(1) R0(2) R9⑴ R9(2) Qd Qc Qb Qa 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 X X 1 1 1 0 0 1 X 0 X 0 COUNT 0 X 0 X COUNT 0 X X 0 COUNT X 0 0 X COUNT R01, RO2：置0端，当RO1 = LRO2=1时，输出0,当R01=0,R02=0时，计数状态。 R91, R92：置 9 端,当 R91=1,R92=1 时,输出 9,当 R91=0,R92=0 时，计数状态。 INA, INB：时钟输入端，上升沿有效。 741s90的QA （12脚）与INB （1脚）相接，时钟脉冲从INA （14脚）输入，则构成8421 BCD码十进制计数器。 本电路当R01=0,R02=0, R91=0,R92=0时，QA （12脚）与INB （1脚）相接，时钟脉冲 从INA （14脚）输入，则构成8421 BCD码十进制计数器，当INA （14脚）输入端每来一 个上升沿时，输出端计数加1。 3、由4511BCD锁存/译码器组成的数码管显示电路 CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD码一七段码译码器, 具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉 电流，其引脚功能介绍如下： BI： 4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管 均处于熄灭（消隐）状态，不显示数字。 LT： 3脚是测试输入端，当BI=1, LT=0时，译码输出全为1,不管输入DCBA状 态如何，七段均发亮，显示“8”。它主要用來检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。LE=1时译码器是锁定保持状态, 译码器输出被保持在LE=0时的数值。 Al、A2、A3、A4、为 8421 BCD 码输入端。