第二章+80C51单片机的硬件结构.ppt

章节内容安排 §2.1 单片机的逻辑结构及引脚 §2.2 单片机的内部存储器 §2.3 单片机的并行输入/输出口电路 §2.4 单片机的工作方式 §2.5 本章知识回顾 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 寻址外部程序存储器时分时作为双向8位数据口和输出低8位地址复用口；不接外部程序存储器时可作为8位准双向I/O口使用。 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 控制=1，作地址/数据复用口 =1 导 通 1 1 截 止 （1）输出地址/数据 =0 时 =0 0 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 控制=1，作地址/数据复用口 =1 导 通 0 1 截 止 （2）输出地址/数据 =1 时 =1 1 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 控制=1，作地址/数据复用口 =1 （3）输入时，输入指令 将引脚和内部总线直通 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 控制=0，作输入脚 （先对其写1） =0 0 截 止 1 1 0 截 止 §2.3 单片机的并行输入/输出口电路 §2.3.1 P0口逻辑结构 图 P0口位结构电路逻辑 控制=0， 作输出脚？ =0 0 截 止 1 1 0 截 止 浮 空 ？ §2.3 单片机的并行输入/输出口电路 §2.3.1 P1口逻辑结构 图 P1口位结构电路逻辑 准双向I/O口 （内置了上拉电阻） 输出时一切照常， 仅在作输入口用时 要先对其写“1”。 §2.3 单片机的并行输入/输出口电路 §2.3.1 P1口逻辑结构 图 P1口位结构电路逻辑 输出1时 1 1 0 截 止 引脚=1 §2.3 单片机的并行输入/输出口电路 §2.3.1 P1口逻辑结构 图 P1口位结构电路逻辑 输出0时 0 0 1 导 通 引脚=0 §2.3 单片机的并行输入/输出口电路 §2.3.1 P1口逻辑结构 图 P1口位结构电路逻辑 输入时要先对其写1 1 1 0 截 止 §2.3 单片机的并行输入/输出口电路 §2.3.1 P2口逻辑结构 图 P2口位结构电路逻辑 双向I/O （内置了上拉电阻） 寻址外部程序存储器时输出高8位地址；不接外部程序存储器时可作为8位准双向I/O口使用。 §2.3 单片机的并行输入/输出口电路 §2.3.1 P2口逻辑结构 图 P2口位结构电路逻辑 控制=0时， 此脚作通用输出口： 输出=1时 （请同学分析) =0 1 第二章 80C51单片机的硬件结构 * 半导体RAM存储器的最小逻辑单位是存储元件，它存储一位二进制信息。稍大些的逻辑单位是存储单元，它由若干存储元件构成，存储一个或多个字节。再大些的逻辑单位是存储芯片，它包含一定数量的存储单元和对存储单元操作的外围线路。若干存储芯片构成半导体存储器。 第二章 80C51单片机的硬件结构 主要内容：本章主要从应用的角度出发，简要介绍80C51单片机的硬件逻辑结构，了解与系统扩展和程序设计相关的内容，其中包括80C51单片机的逻辑结构及信号引脚，重点介绍内部存储器和并行输入输出电路，最后说明80C51的工作方式。 章节内容安排 §2.1 单片机的逻辑结构及引脚 §2.2 单片机的内部存储器 §2.3 单片机的并行输入/输出口电路 §2.4 单片机的工作方式 §2.5 本章知识回顾 §2.2 单片机的内部存储器 §2.3 单片机的并行输入/输出口电路 章节内容安排 §2.1 单片机的逻辑结构及引脚 §2.2 单片机的内部存储器 §2.3 单片机的并行输入/输出口电路 §2.4 单片机的工作方式 §2.5 本章知识回顾 §2.1 单片机的逻辑结构及引脚 学习一个未知的芯片， 首先如何做？ 1 上网有哪些信誉好的足球投注网站相关资料及Datasheet / http://www.woe.onlinehome.de/e_data.htm §2.1 单片机的逻辑结构及引脚 §2.1.1 单片机的内部逻辑结构 RAM 128×8 ROM Nk×8 AT91RM9200 SD卡插槽 CF卡插槽 网口 USB RST Espon 13806显示芯片 32M内存 16M flash FPGA 显示 接口 DSP6713 CPLD 光同 步口 FPGA 32M内存芯片 §2.1 单片机的逻辑结构及引脚 §2.1.2 单片机的封装与信号引脚 什么是封装？ 封装，就是指如何把芯片中的电路管脚,用导线接引到外部接头处,以便与其它器件连接. 封装的分类？ 封装主要分为直插和贴片封装两种。 一 80C