SOC实验设计报告_图文.pdf

网页 资讯 视频 图片 知道 文库 贴吧 采购 地图 | 百度首页 登录 加入VIP 意见反馈 下载客户端 7/6/2019 SOC实验设计报告 - 图文 - 百度文库 首页 分类 精品内容 申请认证 机构合作 频道专区 会员中心 实验设计报告 soc 实验设计报告 百度文库 专业资料 工程科技 信息与通信 soc 2010.5.24 2010.6.12  一、实验时间：2010.5.24——2010.6.12  一、实验时间： —— VHDL/Verilog HDL SYNOPSYS 二、 实验 目的：通过独立地完成一个数字系统的VHDL/Verilog HDL描述和利用 SYNOPSYS 二、 实验 目的：通过独立地完成一个数字系统的 描述和利用 VHDL/Verilog HDL VLSI 的VHDL/Verilog HDL仿真环境对这一描述进行仿真并进行综合，完整的从事一个数字VLSI 的 仿真环境对这一描述进行仿真并进行综合，完整的从事一个数字 系统的设计过程，理解和掌握现代集成电路的设计流程，硬件描述语言，综合理论等高层次 系统的设计过程，理解和掌握现代集成电路的设计流程，硬件描述语言，综合理论等高层次 设计方法以及它和物理实现之间的关系。巩固在理论课阶段学习的相关知识。 设计方法以及它和物理实现之间的关系。巩固在理论课阶段学习的相关知识。 三、实验设备和系统 三、实验设备和系统 modelsim modelsim se 6.5b 实验中代码的编写和仿真是在 modelsim 中完成的，使用的是 modelsim se 6.5b的版本。 实验中代码的编写和仿真是在 中完成的，使用的是 的版本。 quartus9.0 实验的综合是在 quartus9.0 中完成的。 实验的综合是在 中完成的。 四、实验内容 四、实验内容 8 Intel8051 设计一个数字信号处理器系统，其功能为：在 8 位微控 Intel8051 的控制下对输入信号 设计一个数字信号处理器系统，其功能为：在