6嵌入式最小系统设计.ppt

第 6 章 嵌入式最小系统设计 第一节 系统设计概述 第二节 S3C44B0X概述 第三节 系统硬件基本单元电路设计 第四节 S3C44B0X 启动程序设计 第一节 系统设计概述 图6.1为嵌入式最小系统原理框图, 如图中所示一个嵌入式控制器自己是不能独立工作的，必须给它提供电源，加上时钟信号、复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式控制器才可能工作。其中存储器系统是可选的，这是因为很多面向嵌入式领域的嵌入式微控制器内部设计了程序存储器和数据存储器。这些提供嵌入式控制器运行所必须条件的电路与嵌入式控制器共同构成了嵌入式的最小系统。而大多数基于ARM7处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但在开发时很重要，所以把这部分也归入最小系统中。 图6.1 最小系统原理框图 图6.2是一个典型的嵌入式系统硬件结构框图， 部分基本功能描述如下： 复位电路可完成系统上电复位和在系统工作时用户按键复位。 电源电路为S3C44B0X及其他需要3.3V电源的外围电路供电。 晶振为系统提供工作时钟，通过片内PLL（时钟发生器）电路倍频作为微处理器的工作时钟。 Flash存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系统掉电后需要保存的用户数据等。 SDRAM存储器作为系统运行时的主要区域，系统及用户数据、堆栈均位于SDRAM存储器中。 JTAG接口可对芯片内部的所有部件进行访问，通过该接口可对系统进行调试、编程等。 系统总线扩展引出了数据总线、地址总线和必需的控制总线，便于用户根据自身的特定要求扩展外围电路。 串行接口电路用于系统与其他应用系统的短距离双向串行通信。 10 M以太网接口为系统提供以太网接入的物理通道，通过该接口，系统可以10Mb/s的速率接入以太网。 第二节 S3C44B0X概述 6.2.1 S3C44B0X 引脚及信号描述 6.2.2 S3C44B0X 特性 6.2.3 ARM 存储器 6.2.4 S3C44B0X 存储控制器 第二节 S3C44B0X概述 S3C44B0X微处理器是三星公司生产的基于 ARM7TDMI核的微处理器，采用0.25μm CMOS工 艺制造，并在ARM7TDMI核基本功能的基础上集成 了丰富的外围功能模块，便于低成本设计嵌入式应 用系统。片上集成的主要功能如下： 在ARM7TDMI基础上增加8 KB的cache。 外部扩充存储器控制器（FP/EDO/SDRAM控制，片选逻辑）。 LCD控制器（最大支持256色的DSTN），并带有1个LCD专用DMA通道。 2个通用DMA通道/2个带外部请求引脚的DMA通道。 2个带有握手协议的UART和1个SIO。 1个多主的I2C总线控制器。 1个IIS总线控制器。 5个PWM定时器及1个内部定时器。 看门狗定时器。 71个通用可编程I/O口，8个外部中断源。 功耗控制模式是正常、低、休眠和停止。 8路10位ADC。 具有日历功能的RTC（实时时钟）。 PLL时钟发生器。 6.2.1 S3C44B0X 引脚及信号描述 S3C44B0X引脚如图6.3所示。 S3C44B0X引脚信号的详细描述见表6.1。 表6.1 S3C44B0X引脚信号详细描述 6.2.2 S3C44B0X 特性 1. 体系结构 集成了手持设备和通用嵌入式系统应用的解决方案。 16/32位RISC体系结构和ARM7TDMI处理器内核强大的指令体系。 Thumb代码压缩机，最大代码密度同时保持了32位指令的性能。 基于JTAG的片上集成ICE调试支持解决方案。 32×8的硬件乘法器。 实现低功耗SAMBA II（三星ARM处理器嵌入式微控制器总线体系结构）的新型总线结构。 2．系统管理器 支持大、小端模式（通过外部引脚来选择）。 包含8个地址空间，每个地址空间为32 MB，总共有256 MB。 所有地址空间都可以通过编程设置为8位、16位或32位宽数据对齐访问。 8个地址空间中，6个地址空间可用于ROM、SRAM等存储器，2个用于ROM、SRAM、FP/EDO/SDRAM等存储器。 7个起始地址固定及大小可编程的地址空间。 1个起始地址及大小可变的地址空间。 所有存储器空间的访问周期都可通过编程配置。 提供外部扩展总线的等待周期。 在低功耗模式下支持DRAM/SDARM自动刷新。 支持地址对称或非地址对称的DRAM。 3. cache和片内SRAM 4路相连统一的8KB指令/数据cache。 未作为cache使用的0/4/8KB cache存储空间可作为片内SRAM使用。 cache伪LRU（最近最少使用）