EDA实验七人表决器的操作步骤.docx

写出了综合设计的第一个实验的详细步骤，主要是介绍用 QuartusII 软件设计由多个模块构成的数字系统的主要步骤，及注意事项。希望对前几个实验未能完全掌握的同学有所帮助。 3．3．2 实验内容 基于QuartusII软件及VHDL语言实现七人表决器。当参与表决的7人中有4个或4个以上 赞同时，表决器输出“1”表示通过，否则输出“0”表示不通过，并显示赞成和反对的人数。 用7个电平开关作为表决器的7个输入变量，数码管显示人数，LED灯显示是否通过。 本实验 4 学时。 3．3．3 实验仪器 ZY11EDA13BE 型实验箱。 3．3．4 实验原理 分析实验要求，七人表决器系统主要由两个模块构成：投票计数模块和数码管显示模块。 投票计数模块，用来统计赞成和反对的人数，数码显示模块以数码管动态扫描的形式，将赞成和反对的人数显示在数码管上。 实验具体步骤如下： 一、建立项目 （1）新建文件夹。路径及文件名中不可出现汉字。 （2）新建项目。项目取名为 bjq7，特别强调的是项目名取好后，顶层文件名必须与 项目名一致。一个数字系统可以由多个模块构成，使所有模块连接在一起的总文件叫做顶层文件，只有顶层文件名可以且必须与项目名相同。 （3）选择芯片 二、建立文件 1. 建立投票计数模块。 （1）新建 VHDL 文件 （2）编辑 VHDL 程序。投票计数模块输入为七个电平开关 input，输出为同意的人数 agree，反对的人数 disagree，是否通过指示灯 y，程序清单如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity BJQ is port (input:in std_logic_vector(6 downto 0); agree:out std_logic_vector(3 downto 0); disagree:out std_logic_vector(3 downto 0); y:out std_logic ); end; architecture one of BJQ is begin process(input) variable cnt:integer range 0 to 7; variable cnt0:integer range 0 to 7; begin cnt:=0; for i in 6 downto 0 loop if input(i)=1then cnt:=cnt+1; end if; end loop; cnt0:=7-cnt; if cnt3 then y=1; else y=0; end if; case cnt is when 0=agree=0000; when 1=agree=0001; when 2=agree=0010; when 3=agree=0011; when 4=agree=0100; when 5=agree=0101; when 6=agree=0110; when 7=agree=0111; when others=agree=0000; end case; case cnt0 is when 0=disagree=0000; when 1=disagree=0001; when 2=disagree=0010; when 3=disagree=0011; when 4=disagree=0100; when 5=disagree=0101; when 6=disagree=0110; when 7=disagree=0111; when others=disagree=0000; end case; end; end process; 程序输入完成后进行保存，名字与实体名一致 BJQ。 （3）对表决器程序编译。点击 Project Navigator 小窗口下方的 Files，可以看到项目中 已有的文件。 选中 BJQ.vhd，点击右键选择“set as top-level entity”，此步骤将 BJQ.vhd 设置为当前需要编译的文件。每次编译前都要进行此步骤，告诉 EDA 软件，当前要编译哪个文件。 执行“Processing”菜单下的“Start Compilation”命令，开始编译。 （2）数码管显示模块建立 步骤与投票计数模块方法相同，新建 VHDL 文件、输入程序、设置为顶层实体、编译。程序清单如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity XIANSHI is port (led:out std_lo