新课程设计报告详解.doc

《集成电路设计实践报告》 题目： 带使能信号的同步复位D寄存器设计 院系： 自动化与信息工程学院 专业班级： 电子112 学生学号： 3110431046 学生姓名： 王文欢 指导教师姓名：王冬芳 起止时间： 2015.1.5~2015.1.14 成绩： 一：设计任务 1） 依据带使能信号的同步复位D寄存器时序要求，给出电路图，完成带同步复位的D寄存器器由电路图到晶体管级的转化 （需提出至少2种方案）； 2）绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性），给出该寄存器的建立和保持时间； 3）遵循设计规则完成晶体管级电路图的版图，流程如下： 版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）； 4）版图检查与验证（DRC检查）； 5）针对自己画的版图，给出实现该电路的工艺流程图。 二：电路设计方案的确定 （1）真值表 Rn E D CLK Q Qn 0 X X 0→1 0 1 X X X 1→0 Q Qn 1 0 X 0→1 Q Qn 1 1 0 0→1 0 1 1 1 1 0→1 1 0 （2）第一种方案：晶体管电路 根据三个异或门来实现四输入的奇偶校验器。逻辑表达式为Y=A⊕B⊕C⊕D，具体原理图见附图。 （3）第二种方案：CMOS传输门 由传输门实现异或功能，逻辑表达式也为Y=A⊕B⊕C⊕D，具体原理图见附图。 两种方案比较：虽然传输们所用晶体管数量较少，但是其电路连接较为复杂,所以选择CMOS电路实现该功能。 三：电路特性仿真及分析 （1）.电路特性仿真过程： 晶体管级原理图（Sedit）--生成网表（T spice）--仿真--查看仿真波形—晶体管级版图（LEdit90）--生成网表（T spice）--仿真--查看仿真波形。 （2）.具体波形见附图 由仿真波形可看出该电路可以实现奇偶校验功能，并无失真。 四：版图的布局规划及基本单元的设计 （1）.CMOS反向器 CMOS反相器最小版图如图所示：pmos的沟道长L为0.35um，宽W为4um，nmos沟道长L为0.35um，宽W为2um。在CMOS方向器中，p沟道mos管作为负载器件，n沟道mos管作为驱动器件。在反相器工作时，输入从pmos与nmos串联栅极输入，输出从pmos与nmos漏极串联输出。Pmos的衬底接高电平，nmos的衬底接地。 在版图绘制过程中，一直遵守各种规则以把版图绘制到最小，并且每画一个版图就通过DRC规则检验错误，提高正确率与效率。在整体的布局过程中，尽量有效利用空间，实现空间利用最大化。 (2).两输入异或门 异或门版图如图所示 pmos的沟道长L为0.35um，宽W为4um，nmos沟道长L为0.35um，宽W为2um。在异或门中金属连线位0.7um。前面两部分为CMOS反相器，后面一部分为四输入或非门。所用到的pmos和nmos长宽尺寸如COMS所用到的pmos及nmos尺寸。 在版图绘制过程中，遵守各种绘制版图规则以把版图绘制到最小，并且每部分版图都通过DRC规则检验错误，提高正确率与效率。在整体的布局过程中，尽量有效利用空间，实现空间利用最大化。 五：给出实现该电路制造的工艺流程图 在实现工艺中主要是n阱CMOS（反相器）工艺的实现，整个电路均由反相器与pmos、nmos构成。 具体工艺流程见下图 栅极的形成N阱的形成接触孔的形成绝缘层的形成 栅极的形成 N阱的形成 接触孔的形成 绝缘层的形成 源极、漏极的形成阈值调节 源极、漏极的形成 阈值调节 金属布线的形成 金属布线的形成 CMOS反相器 （N阱cmos）工艺的主要流程 六：总结 1）.集成电路设计流程 1、写出真值表由真值表得出逻辑表达式：根据要实现的功能，写出真值表并写出的由真值表得出逻辑表达式。在这步中要注意将逻辑表达式化到最简，并注意将真值表带入检验，防止出错。 2、绘制原理图：根据逻辑表达式画出原理图，并将其转化为晶体管级的原理图。在绘制原理图的过程中，需注意衬底的接法，节点是否连在了一起，有无脱落。同时也需注意连线是否正确美观。 3、生成网表：在生成网表后，需要添加spice模型文件和模拟电路时需要添加的电源及命令。在添加输入命令是要注意延时时间，上升时间，下降时间，不能太大，要不出来的波形看着不