电子设计大赛《数字示波器》作品解析.ppt

采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 典型芯片之一：AD9500 主要特点： 最小Δt：10ps 内置DAC 采用ECL电路 采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 AD9500的典型应用示例： 采用纯数字方法（参赛队普遍采用该方法） 设被测信号频率为10MHz，等效采样率为200MHz（5ns）。 则在顺序等效采样中，应取T=100ns，Δt=5ns 那么，……………… 上述过程可用FPGA实现，其工作时钟频率应为 200MHz 如果被测信号频率进一步提高，则FPGA的工作时钟频率也需要进一步提高。使该方法的应用有很大的限制。 2、随机等效采样方式 三、等效采样方式及实现 1、随机等效采样方式 采样时，也需要经过多次扫描，并且每次扫描的触发点是一致的。与顺序等效采样方式不同的是：每次扫描采集多个采样点，并且每次扫描的触发点与其后的第一个采样点之间的时间（t1、t2、t3 …）是随机的。 波形重组时，首先精确短时间t1、t2、t3 …，然后以触发点为基准，由计算机按时间先后的次序将数据重新排列，并写入显示存储器相应的地址单元中。 2、随机等效采样方式 由于被测时间极短，很难直接测量，一般采用精密的内插器进行扩展后再进行测量。内插器主要由相位检测、时间展宽、方波转换和时间测量四个部分。 难点：短时间测量 相位检测主要完成触发时刻与触发后第一个采样点间的时间间隔Tx；时间展宽部分主要完成将Tx按一定的比例展宽成锯齿波，展宽比由放电电流与充电电流之比来决定；--------- 学生作品未做说明 四、输入通道电路的设计 要求：垂直灵敏度含1V/div、0.1V/div、2mV/div 三档 垂直分辨率为8bits，显示屏的刻度为8 div×10div， ① 对应被测信号的最大幅度分别是 8V、0.8V 、16mV 。 ② 如果选择的A/D转换器最大输入电压幅度为1V，计算得到对应的输入电路的增益应分别为0.125、1.25、62.5。 垂直灵敏度 1V/div 0.1V/div 2mV/div 前级增益 0.125 1.25 62.5 1 V /div档: 0.125 × 1 × 1 = 0.125 0.1V/div档: 1 × 1 × 1.25 = 1.25 2mV/div档: 1 × 8 × 7.8 = 125 垂直灵敏度 1V/div 0.1V/div 2mV/div 前级增益 0.125 1.25 62.5 示波器通道放大器: ① 每级放大器的放大倍数一般应小于10；且每级放大器件应具有足够的增益带宽积 ② 第一级放大应考虑低噪声,后级放大应具有足够的压摆率。 例一、武汉大学方案 A/D转换器选用MAX118： 采样速率为1MS/s， 输入电压范围为0～5V 垂直 灵敏度 2 mV/div 0.1 V/div 1 V/div 前级增益 312.5 6.25 0.625 ×312.5（两级） 阻抗转换 ×6.25 ×.625 A/D转换器输入电压范围为0~5V，然而由输入电路归一化后送来的双极牲信号最大幅度范围为－2.5V~＋2.5V，为此应在A/D转换器之前加上一个电平变換电路，将辐度范国为－2.5V~＋2.5V 的信号变換为0~5V 之间。 例一、武汉大学方案 表4 0.1V/div档垂直灵敏度 Fin(Vpp=0.4V) V实测（格数） 误差 10Hz 4 0 1KHz 4 0 100KHz 4 0 1MHz 3.9 2.5％ 10MHz 3.8 5％  Fin(Vpp=16mV) V实测（格数） 误差 10Hz 7.8 2.5％ 1KHz 7.6 5％ 100KHz 7.4 7.5％ 1MHz 4.6 85％ 10MHz 3.8 105％ 表5 2mV/div档垂直灵敏度 表3 1V/div档垂直灵敏度 Fin(Vpp=4V) V实测(格数) 误差 10Hz 4 0 1KHz 4 0 100KHz 4 0 1MHz 4 0 10MHz 3.9 2.5％ 2 mV/div 档垂直灵敏度的误差超标！ 增益为312的放大器未达预定指标！ 例二、解放军信息工程大学方案 A/D转换器选用AD7822 输入电压范围为 0～2V 垂直灵敏度 1V/div 0.1V/div 2mV/div 前级增益 0.25 2.5 12