高速高精度模数转换器芯片数字后端设计.pdfVIP

摘 要 摘 要 伴随着无线通信、医疗仪器以及航空电子等学科的快速发展，信号处理前端 的核心部件模数转换器（Analog-to-Digital Converter，ADC ）无论在精度还是在速 度上都有了很大的提升。模数转换器种类多种多样，常用的Delta-Sigma 以及Flash ADC 等由于结构方面的特性，通常只能在精度和速度上满足其中一种，而Pipeline 流水线结构的ADC 在两者间有较好的折中，是目前高速高精度ADC 中的主流结 构。 传统模拟电路受工艺限制，容易产生电容失配、运放电压失调等线性和非线 性误差，通常精度难以做到很高。采用数字校准的ADC 可以降低电路设计复杂度、 芯片功耗以及面积，并大幅度提升ADC 的性能，因此无论是在科学研究还是在工 业生产中，采用数字校准的流水线结构越来越成为模数转换器研究热点。 本文以Offline 前台数字校准算法和BLMS 后台数字校准算法为基础，首先介 绍了主流ADC 结构以及两种数字校准算法的基本原理，然后采用 Synopsys 公司 EDA 工具Design Compiler 、Prime Time 、Formality 等对数字电路分别进行逻辑综 合、静态时序分析以及形式验证，最终得到满足时序约束以及面积约束的前端网 表，其中Offline 算法使用了9300 个基本单元（Standard Cell ），BLMS 算法使用了 119377 个基本单元。 文章最后采用 Synopsys 公司的自动布局布线工具Astro 对两种方案进行后端 版图设计，根据数字电路和模拟电路模块各自的特点完成0.13 µm 工艺下数模混合 版图的整体设计，并消除天线效应以及优化布局布线，进行了初步的版图验证， 最终得到的Offline 算法版图面积约为3.6 mm ×3.7 mm ，BLMS 算法版图面积约为 4.5 mm ×4.3 mm 。 关键词：模数转换器，高速高精度，逻辑综合，版图设计 I 万方数据 ABSTRACT ABSTRACT With the rapid develogment of wireless communications, medical equipment and avionics, Analog-to-Digital Converter (ADC), the front core device of digital process, has been greatly enhanced on both speed and precision. There are various types of ADC, common ADCs, such as Delta-Sigma and Flash ADCs, can only meet one condition between speed and resolution because of the limitations of there architectures. But pipelined ADCs have a good trade off between speed and precision, and have become the main architecture in high-speed high- resolution ADC design. Traditional analog circuits have linear a