数字电路与系统设计实验.ppt

数字电路与系统设计; 内 容;数子系统设计基础;一、数字集成电路(IC)封装 ;1、数字IC有多种封装形式。实验中所用74系列器件封装选用双列直插式（DIP）。从正面看， DIP器件一端有一个半圆缺口，这是正方向的标志。IC芯片的引脚序号是依次半圆缺口为参考点定位的，缺口左下边的第一个引脚编号为1，IC引脚编号按逆时针方向增加。;2、74系列器件一般右下角的最后一个引脚是GND，右上角的引脚是Vcc。例如，14引脚器件引脚7是GND；引脚14 是Vcc。;二、复杂可编程逻辑器件（CPLD）封装;三、数字电路逻辑状态规定;四、数字电路测试及故障查找、排除;1.数字电路测试;2.故障查找与排除;五、 数字系统设计实验步骤;6.撰写实验总结报告;第二章 实验基本仪器;一、直流稳压电源;二、示波器;示波器面板说明;1．主机电源部分： ;2．垂直方向部分（VERTICAL）;输入信号与示波器内部放大器连接方式选择开关;垂直方式工作开关（VERTICAL MODE）:;3．水平方向部分（HORIZONTAL） ;4．同步与触发系统（TRIGGER）; 交替触发（TRIG ALT） 在双踪交替显示时，触发信号来自于两个垂直通道，此方式可用于同时观察两路不相关信号。 触发电平旋钮（TRIG LEVEL 用于调节被测信号在某选定电平触发，当旋钮转向“＋”时显示波形的触发电平上升，反之触发电平下降。 电平锁定（LOCK） 无论信号如何变化，触发电平自动保持在最佳位置，不需调节电平。 ; 释抑（HOLDOFF） 当信号波形复杂，用电平旋钮不能稳定触发时，可用“释抑”旋钮使波形稳定同步。 触发极性按钮（SLOPE）: 触发极性选择。用于选择信号的上升沿和下降沿触发。;触发方式选择（TRIG MODE）;三、基于CPLD的数字电路实验系统;数字电路实验系统功能模块;四、数字万用表;五、信号源;第三章 数字系统设计基础实验内容;实验一 基本逻辑门电路实验;一、基本逻辑门电路性能（参数）测试;（五）实验接线图及实验测试 74LS00中包含４个二输入与非门，7402中包含４个二输入或非门，7486中包含４个二输入异或门，它们的引脚分配图见附录。7400第一个逻辑门逻辑关系的接线图，测试其它逻辑门的接线图与之类似。图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯。;1、测试74LS00逻辑关系接线图;2、测试74LS02逻辑关系接线图;3、测试74LS86逻辑关系接线图;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性;二 、 TTL、HC和HCT器件的电压传输特性 ;４.比较三条电压传输特性曲线的特点。;5．在不考虑输出负载能力的情况下，从上述说明得出下面的推论;三、逻辑门控制电路;三、逻辑门控制电路;实验二 组合逻辑电路部件实验;组合逻辑电路部件实验内容;（二）简单逻辑电路设计;1. 设计一个2-4译码器;2.设计并实现一个4位二进制全加器;用全加器构成的ｎ位二进制加法器;（2）设计步骤 ;3.交叉口通行灯逻辑问题的实现;交叉口通行灯逻辑问题的实现;交叉口通行灯逻辑问题的实现;4.设计一个7位奇/偶校验器 ;(1) 奇/偶校验位发生器;（2） 奇/偶校验代码校验器;5.设计一个四选一的（数据选择器）电路;E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是输出端。;6.设计一个1:4数据分配器;G 是选通使能端，S1、S0分别是选择端，D是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。;7.设计并实现2位的二进制数字比较器; 实验三 时序电路设计;（一）触发器实验;触发器实验内容;（二）简单时序电路设计实验;时序电路设计实验内容;2．异步计数器;（1）计数器单元电路仿真;b)用74LS90构成一个2位的BCD码计数器，并进行波形仿真。;（2）设计异步十进制计数器;JK触发器;3.移位寄存器;（1）集成移位寄存器波形仿真;(2)移位寄存器设计;4.自循环寄存器;5．同步计数器;(1)用74LS191构成一个2位十六进制计数器，并进行波形仿真。;`;实验四 基于VHDL的基本逻辑电路设计;（一）基于VHDL的组合逻辑电路设计;（二）基于VHDL的时序电路设计;（二）时序电路设计;VHDL语言设计范例;实验五 数字系统设计综合实验;(一)设计一个十进制脉冲计数装置;;（二）设计一个1位BCD加法器并显示计算结果的装置 ;（三）设计一个检测10bits代码中“1”的个数并显示检测结果的装置;（四）设计一个10秒定时器并显示及时数的装置;（五）设计1秒移动一位的10bi