数字幅频均衡功率放大器设计.doc

PAGE PAGE 1 数字幅频均衡功率放大器 摘要：系统以单片机和FPGA为控制核心，设计了一个684阶FIR数字滤波器，实现了经过带阻网络衰变后信号的幅频均衡。经测试，均衡处理后通频带内信号电压幅度波动小于±1.2dB。系统输出采用分立的大功率MOS晶体管搭建甲乙类功放，经测试，8Ω负载上最大不失真输出功率为14.5W，效率可达64%。此外，系统基于直接数字频率合成技术制作了扫频仪，通过数字峰检的方法，获得带阻网络的幅频响应特性，作为FIR滤波器的设计参考。同时，可在液晶显示屏上显示带阻网络的幅频特性曲线。 关键字：幅频均衡 FIR数字滤波器 甲乙类功放 扫频 系统方案设计 数字幅频均衡方案 均衡器用于实现对带阻网络频率特性的补偿，以获得平坦的幅频响应。 方案一：采用自适应滤波器。它以最小均方误差为准则，根据输入信号的改变，通过滤波器输出信号与参考信号之间的误差，自动调整滤波器的系数，以达到时变最佳滤波器，适合于未知信号或非平稳信号的处理。 方案二：采用无限冲激响应滤波器（IIR）。IIR滤波器设计简单，实现的阶数较低。但它具有非线性相位，且由于其为反馈型结构（即传递函数存在极点），对滤波器参数的精度要求较高，否则可能引起振荡或发散。 方案三：采用有限冲激响应滤波器（FIR）。FIR滤波器采用非递归结构，可以得到严格的线性相位，运算误差较小。且传递函数不存在极点，稳定性好。但与IIR滤波器相比，相同条件下需要的阶数更高，导致延迟时间较长。 由于本系统对固定网络进行幅频均衡，方案一的优势无法体现。鉴于FPGA具有快速的数据处理能力，为保证系统的稳定性，选取方案三。 功率放大方案 方案一：甲类功率放大器。甲类功放非线性失真小，但效率低，理想情况下的最大效率为50%，不能满足题目要求。 方案二：乙类功率放大器。互补推挽输出可解决效率与失真的矛盾，理想情况下的最大效率为78.5%。但存在交越失真，且实际应用时效率比理论值低得多。 方案三：甲乙类功率放大器。它兼有甲类失真小和乙类效率高的优点，且准互补推挽输出可以克服交越失真。 为同时满足题目对功放效率、输出功率与通频带的要求，选取方案三。 系统总体方案 系统主要由前置放大模块、带阻网络、数字幅频均衡模块、低频功放模块和幅频特性测试仪五部分组成。 图1 系统实现框图 前置放大模块由高增益放大器与带通滤波器组成，实现增益为500倍的放大以及-1dB通频带为20Hz~20kHz的滤波。 带阻网络用于对前置放大电路输出信号进行滤波，其最大衰减量达到10.6dB。 数字幅频均衡模块由A/D采样、FIR滤波器、D/A转换与低通滤波器组成，用于采集经过带阻网络衰减后的信号，用FIR滤波器对采集数据进行滤波，通过D/A转化与低通滤波后，输出均衡处理后的波形。 低频功放模块由带通滤波器、预放大与功率放大电路组成，对数字均衡后的输出信号进行功率放大。 此外，系统还增加了带阻网络幅频特性的测量与显示功能。其实现方法为：采取复用ADC与DAC的方式，基于直接数字频率合成原理输出扫频信号，通过采样量化与数字峰值检波，测量经过网络后每个频点的峰峰值。即可获得带阻网络的频率特性，进而利用MATLAB工具设计出FIR滤波器的系数。同时，带阻网络的频率特性曲线可在液晶屏上显示出来。 二、理论分析与计算 前置放大电路设计 根据题目最小放大400倍的指标要求，同时综合考虑系统采用的ADC芯片的输入信号幅度范围为±10V，我们设定增益为500，以保证A/D采样具有最佳精度。由于输入正弦信号有效值小于10mV，则放大电路输出信号最大峰峰值为14.14V，满足ADC的输入幅值范围。 本设计中放大器的增益较大、处理频段较低，所以应选取适合的运放，影响输出效果的主要参数有运放增益带宽积、噪声电压密度、输入失调电压等。 为实现500倍增益的放大，采用两级运放级联。第一级选取低噪声、高精度运放OPA228，其噪声电压密度为，带宽为33MHz。由于其为电压反馈型运放，增益增大时频宽变窄，用它来构建小信号的高增益放大器，可以较好地抑制高频噪声，设置增益为250。第二级选取高精度运放OPA602，其最大输入失调电压为250uV，带宽为6.5MHz，实现增益为2的放大。电路均采用同相放大接法，其输入阻抗高的特性有利于小信号的提取。电路图如图2所示。 图2 前置放大电路图 功率放大电路设计 图3 功率放大电路图 功率放大器如果要输出较大的功率，晶体管必须大振幅地工作，因此一般要工作在其非线性特征区域。一般来说晶体管电路高效率的同时，失真率也明显增大。因此要在效率与失真率之间取最合适的工作点。乙类功放效率高，但集电极电流只流通半周期，会产生波形失真，在低频信号功率放大器的应用中，为了减少波形失真，此电路常被做成推挽式放大器来使用。甲乙