数字计时器设计报告.doc

数字计时器设计报告 学号：0704240213 姓名：樊晓清 指导：电子技术中心 2009.9.10. 目录 一 ………………………………实验目的 二 ………………………………实验设计内容简介 三 …………………………………实验设 计原理 四 …………………………………实验总 结及感想（遇到问题及解决方法） 五……………………………………附录 一、实验目的 （1） 掌握直接数字频率合成器的工作原理。 （2） 学会小型数字系统的设计方法。 二、实验设计内容简介 设计一个0分0秒~9分59秒9分53秒的数字计时器，要求电路具有如下功能： 1.基本计时功能 60秒为1分，将分及秒的各位、十位分别在七段显示器上显示出来，从0分0秒开始，计到9分59秒，然后重新计数。七段显示器循环显示数字000~959。 2.报时功能 从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音，9分59秒发高音。 3.校分功能 在任何时候，拨动校分开关，可以进行快速校分。 4.清零功能 具有开机自动清零功能，并且在任何时刻，按动清零开关，可以进行计数器清零。 三、实验设计原理 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下图所示。 下面对计时器的工作原理按其组成进行说明。 脉冲发生电路 脉冲发生电路是位计时电路提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里可以采用石英晶体振荡器和分频器构成。 计时电路 计时电路中的计数器，可以采用二—十进制加法计数器CD4518和四位二进制加法计数器74161来实现。 译码显示电路 译码显示电路可以采用CD4511和单管共阴LED七段字型数码管来实现，由于输出电流较大，出于保护显示管的目的分别接入300Ω的电阻计21个。（下图为显示电路三部分中的一部分） 报时电路 需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时。 校分电路 校分电路的工作原理是：正常技术时开关打在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，与非门“1”被选通，与非门“2”被封锁，校分信号送至分计数器的时钟端。校分信号可由CD4060的分频信号得到。 清零电路 实验总结及感想（遇到问题及解决方法） 这次实验要求利用所学数字逻辑电路方面的知识设计一个简单的数字计时器。说简单是因为这个数字计时器的功能毕竟十分有限，然而从整个设计过程到真的动手搭出电路并调试成功，我个人感觉挺坎坷的。虽说理论方面的知识并不缺乏，加上书中的一些提示，我大概用了半天时间设计出了电路逻辑图，并用 Multisim 10软件进行了模拟，基本实现了数字计时器所要求实现的各种功能。我以为照着已有的电路图实验会十分顺利，事实上实验过程中我走了不少弯路。 首先，排线布局很不合理。一开始在面板上排线很乱，后来在看了老师给的模板后情况稍有改善，但是后期还是给我带来很大麻烦。由于一根“高架线”的接触不良花费了不少时间排查。这些很大程度上源于前期准备工作不足，未能仔细思考实际电路布局。 其次，排线不注意颜色上的区分。比如高、低电平分别采用一种颜色的导线，这样既可以避免导线误插也有利于后期查找问题。前期连线时我没有注意到这点，确实也犯了不少小错，后来在老师的提醒下作了一些调整。 另外，我的接线步骤开始是完全按照预先设计好的各个模块进行，因此排查问题时有了很大的方便，发现无非是不小心接错了，后来有些松懈，译码器的一个接口误插费了我一个小时找到问题，觉得很冤。这也让我意识到做实验需要足够的细心和耐心。一点小小的差错都可能使整个电路报废。 总的来说，我本次实验算是很成功的。虽然实验的全过程进行的并不十分顺利。得益于准备阶段软件的模拟，我在实验电路的设计上是完全自信的。但是通过自己动手费了几乎一整天的时间才将模拟的结果正确表达在实际操作电路中，感慨良多。我感觉动手能力需要进一步得到提高，同时面对即将开展的本科生科研训练，我也感受到了将要面临的种种挑战！ 五、附录 ⒈电路连接总图（21个300Ω的限流电阻已省略未在图中画出） ⒉元件清单 石英晶体振荡器 (f固=215 Hz) 一片 分频器 CD4060　一片，74LS