卷积神经网络CNN硬件实现.pptx

卷积神经网络CNN硬件实现;Main paper;2009/Architecture;2009/Architecture;2009/Architecture;2009/Architecture;2009/Architecture;2009/Reference paper;C0*x0, c1*x0, …, c8*x0; C0*x1, c1*x1+c1*x0, …, c8*x1; C0*x2, c1*x2+c0*x2, c2*x2+c1*x1+c0*x0, …, c8*x2; C0*x3, c1*x3+c0*x2, c2*x3+c1*x2+c0*x1, …, c8*x3; C0*x4, c1*x4+c0*x3, c2*x4+c1*x3+c0*x2, …, c8*x4; C0*x5, c1*x5+c0*x4, c2*x5+c1*x4+c0*x3, c3*x5+c2*x2+c1*x1+c0*x0,… ;2013A / new Architecture;2013A/new Architecture;2009/Architecture;2010/second-generation architecture;第二代结构 包括CPU控制单元、许多平行处理单元、存储接口流引擎 增加了很多平行矢量处理单元 允许数据流在很多处理块内无缝运转处理。 ;CPU： 作为系统的灵活控制单元控制配置总线，系统的其他模块都连接着全集配置总线，所以可以在运行时对系统中的参数进行重新配置，包括从处理块之间的联系到数据到外存的映射。 ;ALU： 在二维网格???独立的处理块，包括全局路由器、本地路由器、流处理单元 每个ALU都通过local router与附近的四个ALU相连 全局路由器实现了与外存的数据传输、本地路由器实现了ALU之间的数据传输 ;ALU： 实现了所有在卷积神经网络中需要的运算，其中主要是二维卷积运算和非线性变换。（不是很理解计算细节，文中没有提及） Multiport DMA Streaming Engine： 设计方法与一代基本相同 ;Operation： CPU通过送出配置指令，配置每个用于计算的块和其间的连接。 CPU配置流引擎预读入用于处理的数据并准备好写结果。 当流引擎准备完成，将流数据输出。 每个ALU处理其对应的输入数据流并将结果传送到相邻的块中或者传回流引擎。 当流引擎处理完成就通知CPU运行结束。 ;2013B/A Memory-Centric Architecture—ICCD;2013B/Contribution;2013B/Application;2013B/Algorithm;2013B/Practical implications;2013B/Practical implications;2013B/CNN Accelerator Template;2013B/Flexible memory subsystem;2013B/Flexible memory subsystem;2013B/Flexible memory subsystem;2013B/Parameterized HLS Templates;2013B/Design Flow;2013B/Design Flow;2013B/Design Flow;2013B/Design Flow;2013B/Design Flow;2013B/Design Flow;2013B/Design Flow;2013B/Experimental Evaluation;2013B/Experimental Evaluation;2013B/Experimental Evaluation;2013B/Experimental Evaluation;2013B/Experimental Evaluation;2013B/Experimental Evaluation;2013B/Future work