模电课件第三章集成逻辑门电路.pptVIP

门电路的作用和常用类型 2.4 TTL逻辑门电路 3.1.1三极管的开关特性 三极管的开关特性 存储电荷分布情况： 例1:计算图示电路的临界饱和电流。 ［例3］ 关门电平Voff: 在保证输出不低于2.7V的条件下,允 许的最大输入低电平值 Voff≤0.8V。 开门电平Von: 在保证输出不高于额定低电平0.35V 的条件下,允许的最小输入高电平值 Von≥1.8V。 阈值电压（门槛电压）: VT =1.4V 输入信号噪声容限： 定量地说明门电路的抗干扰能力。 输入低电平噪声容限： VNL=Voff-VIL= 0.8V-0.3V 输入高电平噪声容限： VNH=VIH-Von= 3.6V-1.8V N — noise（噪声） 拉电流负载——当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。 灌电流负载——当驱动门输出低电平时，电流从负载门灌入驱动门。 NOL称为输出低电平时的扇出系数。 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 3.3 ECL集成逻辑门与I2L电路 3.3 ECL集成逻辑门与I2L电路 二、CMOS与非门 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） 三、CMOS或非门 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） ⒉工作原理（续2） 五、CMOS系列器件 ⒈电路 VDD VP2 VP1 VN2 VN1 A B F 负载管串联 驱动管并联 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 VgsN1= VgsN2 = 0 V VgsP1= VgsP2 = －10 V 0 0 1 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 0 1 0 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V 1 0 0 A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 A=1,B=0: F=0 VP1、VN2：截止 VN1、VP2：导通 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V 1 1 0 A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 A=1,B=0: F=0 VP1、VN2：截止 VN1、VP2：导通 A=1,B=0: VP1、VN2：截止 VN1、VP2：导通 F=0 逻辑关系: A B VP1 VP2 VN1 VN2 F 0 0 导通 导通 截止 截止 1 0 1 导通 截止 截止 导通 0 0 截止 导通 导通 截止 0 1 1 截止 截止 导通 导通 0 负载管 驱动管 四、CMOS传输门(TG) 由两个对称的MOS管组成。传输模拟信号的模拟开关： VO≈VI +5V -5V VP VN C C vI vO vI vO C C TG 1. 电路 栅极（g）：控制端 源极（S）：输入 漏极（D）：输出 符号： g g S D ⒉工作原理 ⑴ C=－5V , C= +5V: 所以：VP，VN都截止。即： VI无论如何变化，VI, VO 之间呈现高阻状态，传输门断开。 设: VI＝－5V ～＋5V