根据VHDL复习提纲整理的复习资料.docVIP

部分小题应掌握内容 常用简写的英文全称和中文意思EDA,VHDL,FPGA,CPLD，ASIC,SOC EDA全称Electronic Design Automation，电子设计自动化 VHDL全称VHSIC Hardware Description Language，硬件描述语言 FPGA全称Field Programmable Gate Array，现场可编程门阵列 CPLD全称Complex Programmable Logic Device，复杂可编程逻辑器件 ASIC全称Application Specific Intergrated Circuit，专用集成电路 SOC全称System On a Chip，单片电子系统 VHDL设计过程，设计的输入方式 VHDL设计过程包括设计准备、设计输入、设计实现、器件编程与配置、设计验证； 设计的输入方式有文本输入、状态图输入、波形图输入、原理图输入。 常用的硬件描述语言主要有？ VHDL, AHDL, Verilog HDL, ABEL等。 可编程逻辑器件的构成方法也即CPLD和FPGA的原理，（乘积项、查找表法的原理） CPLD基于乘积项技术；FPGA基于查找表技术。 5. 完整的VHDL程序叫做设计实体，完整的VHDL程序的构成？ 完整的VHDL程序由库、程序包、实体、结构体和配置等部分构成。 6. VHDL库的情况，有哪些库，哪些主要的包，工作库是什么，哪些库默认打开 VHDL语言的库分为两类：设计库和资源库； 库的种类：IEEE库、STD库、WORK库、VITAL库等； 常用的预定义程序包有：STD_LOGIC_1164程序包、STD_LOGIC_ARITH程序包、STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包、STANDARD和TEXTIO程序包； 工作裤是一个逻辑名，用于存放用户设计和定义的一些设计单元和程序包； STD库和WORK库是默认打开的。 7. VHDL的操作符有哪些？VHDL命名规则（正确错误的命名）。数值表示方法（判断不同写法数据的大小） VHDL的操作符包括逻辑操作符、关系操作符、算术操作符和符号操作符。 VHDL命名规则：由字母、数字或‘_’组成，必须以英文字母开头’‘_’后必须有字母或数字，不区分大小写。 数字表示：15E2=1500, 45_234_2878. 端口类型，数据对象有哪些？ 端口类型包括IN , OUT , INOUT , BUFFER; 数据对象包括常数、变量、信号。 9. 变量、信号的相关知识，异同点，电气特性赋值方法，赋值相关特点等等。 变量： 赋值符号：=，功能：内部数据交换，作用范围：进程内部，行为：立即赋值； 信号： 赋值符号=，功能：电路的内部连接，作用范围：全局、进程和进程间的通信，行为：延迟一定时间后才赋值。 10．函数的重载和过程的重载的相关知识。 略 11. 状态机的相关知识。不同分类方法所分的两种类型。具体编程 从状态机的信号输出方式上分，有Mealy和Moore型两种状态机； 从结构上分，有单进程状态机和多进程状态机； 从状态表达方式上分，有符号状态机和确定状态编码的状态机； 从编码方式上分，有顺序编码状态机、一位热码编码状态机或其他编码方式状态机。 具体编程见附件。 12. EDA工作设计流程 EDA设计流程包括设计准备、设计输入、设计实现、器件编程与配置、设计验证。 13. 顺序语句和并行语句，顺序语句有哪些？并行语句有哪些。具体到CASE语句的使用，PROCESS语句的特点及使用。 顺序语句：IF,CASE,LOOP,NEXT,WAIT,EXIT,RETURN,赋值语句,空操作语句 并行语句：实体说明语句，端口说明语句，块语句，元件例化语句，生成语句等 14. QuartusII软件使用过程中的一些知识，最常用的，只要自己实验认真做过的都知道。 略 15. 上升沿，下降沿的产生方法 上升沿：IF CLK’ EVENT AND CLK=’1’；下降沿：IF CLK’ EVENT AND CLK=’0’。 16. 转换函数知识。 略P261 17. 各种语句if case 例化语句 PROCESS语句等 填空选择总共50分，总的来说就是这几个方面：第一章基础知识、第二章硬件特性（一二章10分左右）、第七章VHDL语句（5）、第八章VHDL结构（5）、第三章涉及的部分细节（25分左右）、第五章状态机部分知识（5分左右） 各章节有交叉以上统计不严谨，仅供参考。 二、大题应主要掌握内容（程序填空和2个大题20+15+15） 1. PPT所讲过的例题。 2. 作业题 3. 实验做过的题目 触发器，门电路，计数器，译码器，