实验3-数据通路实验.docx

实验3 数据通路实验 1、实验目的 进一步掌握计算机的数据通路，体会数据通路控制对计算机的重要性。 2、实验设备 3、实验原理：设计出本实验的实验电路。 4、实验任务及详细实验过程描述 1）连接实验电路（扩展实验接口：控制信号；最左边二进制开关：控制信号；中间的二进制开关：地址；最右边的二进制开关：数据） （1）将最右边组二进制开关连接到数据总线 （2）将中间组二进制开关连接到地址总线 （3）将最左边组的WM、RM分别连入内存的WM、RM （4）将内存的EMCK连接到脉冲 （5）将最左边组的EDR1、EDR2分别连入算数逻辑单元的EDR1、EDR2 （6）将D1CK、D2CK连接到同一个脉冲 （7）将BUS连接接到最左边组的HLD （8）将算数逻辑单元的ALU-O、M、S3、S2、S1、S0依次依次连接到连接到扩展实验接口的开关上 2）将实验数据写入。将数据55H写入地将数据66H写入地（1）ALU-O:1 BUS:1 WM:0 RM:1 （2）在控制地址的二进制开关上在控制数据的二进制开关上在控制EMKC的开关上给一个脉冲。 （3）在控制地址的二进制开关上在控制数据的二进制开关上在控制EMKC的开关上给一个脉冲。 3）将数据送入数据总线 （1）ALU-O:1 BUS:0 WM:0 RM:1 （2）拔掉数据连接数据总线的线 4）读出实验数据 （1）ALU-O:1 BUS:0 WM:1 RM:0 （2）显示数显示数据5）计算 （1）ALU-O:0 BUS:1 M：1 S3:0 S2：1 S1：1 S0：0 （2）给EDR1、EDR2一个脉冲 （3）读出数据若不为该数据，检查之前输入是否有误，或线路接触不良 6）将计算出的数据写入指定地址 （1）ALU-O:0 BUS:1 WM:0 RM:1 （2）在控制地址的二进制开关拨地给一个脉冲 7）读数据是否存入地（1）ALU-O:0 BUS:0 WM:1 RM:0 （2）拨地（3）查看存入地址的数据是否若不为该数据，检查之前输入是否有误，或线路接触不良 5、实验思考：实验中，你是如何避免数据总线使用冲突的？你认为本实验系统在对数据总线的使用及控制上，设计是否合理？应如何改进？ 1）在输入完数据，并将数据送入数据总线后，拔掉输入数据的二进制单元的线 2）合理。