集成电路制造工艺流程介绍(ppt 63页).ppt

* * 1.2.1 N阱硅栅CMOS工艺主要流程 （ 参考P阱硅栅CMOS工艺流程） 场区光刻 衬底准备 生长SiO2和Si3N4 N阱光刻、注入、推进 生长SiO2和Si3N4 N管场区光刻、注入 阈值电压调整区光刻、注入 清洁有源区表面、长栅氧 场区氧化(局部氧化) 多晶淀积、参杂、光刻 N管LDD光刻、注入 P+有源区光刻、注入 P管LDD光刻、注入 N+有源区光刻、注入 BPSG淀积 接触孔光刻 N+接触孔光刻、注入 淀积金属1、反刻 淀积绝缘介质 通孔孔光刻 淀积金属2、反刻 淀积钝化层、光刻 侧墙氧化物淀积、侧墙腐蚀 * 1.2.2 N阱硅栅CMOS工艺主要流程1.衬底准备 P+/P外延片 P型单晶片 * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程2. 氧化、光刻N-阱(nwell) * N阱 P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程3. N-阱注入，N-阱推进,退火，清洁表面 * P-Sub N阱 1.2.2 N阱硅栅CMOS工艺主要流程4.长薄氧、长氮化硅、光刻场区(active反版) * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入） * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程6. 栅氧化,淀积多晶硅，反刻多晶 （polysilicon—poly) * P-Sub P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程7. P+ active注入（Pplus）（ 硅栅自对准） * P-Sub P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程8. N+ active注入（Nplus —Pplus反版）  （ 硅栅自对准） * P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程9. 淀积BPSG，光刻接触孔(contact)，回流 * 章集成电路制造工艺流程 集成电路（IntegratedCircuit）制造工艺是集成电路实现的手段，也是集成电路设计的基础。 * 1.无生产线集成电路设计技术 随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。 引言 * 2. 代客户加工（代工）方式 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。 代工方式已成为集成电路技术发展的一个重要特征。 引言 * 3. PDK文件 首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（Pocess Design Kits)通过因特网传送给设计单位。 PDK文件包括：工艺电路模拟用的器件的SPICE（Simulation Program with IC Emphasis）参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（VIA）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC）、参数提取（EXT）和版图电路对照（LVS）用的文件。 引言 * 4. 电路设计和电路仿真 设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常称之为GDS-Ⅱ格式的版图文件。再通过因特网传送到代工单位。 引言 * 5. 掩模与流片 代工单位根据设计单位提供的GDS-Ⅱ格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到铬板等材料的一套掩模上。 一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。 在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为“流片”。 引言 * 代工（Foundry）厂家很多，如： 无锡上华（0.6/0.5 ?mCOS和4 ?mBiCMOS工艺) 上海先进半导体公司(1 ?mCOS工艺) 首钢NEC(1.2/0.18 ?mCOS工艺) 上海华虹NEC(0.35 ?mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 ?mCOS工艺) 引言 6. 代工工艺 * 代工（Foundry）厂家很多，如： 宏力 8英寸晶圆0.25/0.18 ?mCMOS工艺 华虹 NEC 8英寸晶圆