新实验指导书.docx

PAGE 17 PAGE 实验1：基本逻辑门电路功能测试（采用分立元件） 一、实验目的 1：掌握各种门电路的逻辑功能及测试方法。 2：学习用与非门组成其它逻辑门电路。 二、实验用的仪器、仪表 TEC—５实验箱 74LS00二输入四与非门　　三态门74LS125 三、实验原理 与非门的逻辑功能是：当输入端中有一个或一个以上低电平时，输出端为高电平。只有当输入端全为高电平时，输出端才为低电平（即有“0”得“1”，全“1”出“0”）。 三态输出门是一种特殊的门电路。它与普通的逻辑门电路不同，它的输出状态除了高、低电平两种状态（均为低阻状态）外，还用第三种状态,即高阻态。处于高阻态时，电路与负载之间相当于开路。三态门主要用途之一是实现总线传输。三态输出门符号与功能表如下（此例以高有效的使能器件为例）。 四、实验内容 1：测试二输入与非门的逻辑功能 与非门的输入端接逻辑开关电平，输出端接发光二极管。按表1－2所示测试与非门，并将测试结果填入表中。 表1－１ 输入 输出 A B 对地电位 逻辑状态 0 0 0 1 1 0 1 1 2：学习用二输入与非门构成其他逻辑电路的方法，并测试。 与门逻辑功能实现： 根据布尔代数的理论，,所以用2个与非门即可实现与门逻辑功能。输入A、B接逻辑开关，输出端接发光二极管。参考表1－１，设计表格，并将测试结果填入表中。 或门逻辑功能实现： 根据布尔代数的理论，,所以用3个与非门即可实现或门逻辑功能。输入A、B接逻辑开关，输出端接发光二极管。参考表1－1，设计表格，并将测试结果填入表中。 异或门逻辑功能实现： 根据布尔代数的理论，,根跟据此异或逻辑表达式经过变换，逻辑图如下，请自行验证此逻辑图的正确性，同时思考如果直接据逻辑表达式画逻辑图，效果如何，近而体会变换的作用。输入A、B接逻辑开关，输出端接发光二极管。参考表1－1，设计表格，并将测试结果填入表中。 3：测试三态门的逻辑功能 三态门输入端、使能端分别接逻辑开关，输出端接发光二极管。将测试结果填入表1－3中。 表1－3 输入 输出 C A Y 0 0 1 1 0 1 五、实验报告 记录、整理实验结果，并用布尔代数的理论进行分析 实验提示： １、K15—K0为普通的电平开关，为输入端提供高低电平信号，拨上去为１，拨下去为０。 　　２．12个发光二极管位于实验箱的下部中间位置，用于指示信号的高低电平，信号输入孔L0—L11接入高电平时，相应的二极管点亮，信号输入孔L0—L11接入低电平时，相应的二极管熄灭。 实验用芯片内部逻辑图 实验的基本步骤 本实验指导书的所有实验基于EDA实验台进行。采用软件为Quartus II ,硬件芯片为ALTERA 的Cyclone II 系列FPGA芯片EP2C8Q208C8。 使用本EDA实验台进行数字逻辑实验，不需要进行手工接线。实验工作分3步进行： 1：在PC机上，基于Quartus II软件进行原理图（逻辑图）的设计，设计完成后，需要经过引脚锁定、编译下载到EDA实验台上的FPGA芯片中。下载完成后，即在FPGA芯片中形成物理的逻辑电路。此步工作相当于传统实验的基于物理器件的接线操作。 2:在PC机上仿真，验证逻辑的正确性 3：下载到板子上，进行物理验证（需要安装USB Blaster线缆驱动,具体安装方法自行上网查找）。此过程可以用万用表、LED指示灯、七段码等验证实验的正确性。 实验的注意事项 1：Quartus II的工程名和顶层实体名字必须为英文，且实体名字必须和VHDL代码的实体名字严格一致。存储路径最好不要含中文和空格。 2：Quartus II的设计中所有的命名中，名字不要有空格。 3：Quartus II的原理图方式设计中放置“input”“ouput”引脚符号时，引脚符号的虚线框和原件的虚线框要刚好对上，以保证连接上，虚线框分开和部分重叠都不能正确连接。 4：所用到的时钟信号必须锁定到28脚，具体原理参考“实验用到的资源和原理”部分。 实验报告格式和内容 书写实验报告，语言要简练，书写端正、作图正规。按照如下格式和内容书写。 注意：试验5为综合性实验，其格式和实验1到4不同，同时其需要有封面并装订成册。 一般实验（实验1――4） 项目名称 实验目的及要求 实验仪器设备 实验内容、结果 实验总结 包括实验中遇到的问题，如何解决遇到的问题；实验后的认识和感悟等。 综合性实验（实验5） 项目名称 实验内容 实验目的及要求 实验仪器设备 实验结果 五、实验总结  实验用到的资源和原理 需要的资源： 1：逻辑开关 2：发光二