(新)第5章时序逻辑电路--公开课件.ppt

从题目给出的波形看出，该电路产生三组序列信号：Z1= 111000，Z2=011100，Z3=001110，其序列长度均为6，它可以用以下几种方法设计： ①由波形图画出状态转换图或状态转换表后，按同步时序逻辑电路的方法设计。 ②按移位型序列码发生器设计。 ③按计数型序列码发生器设计。 （1）选用D触发器，按同步时序逻辑电路的设计： 由波形图可列出该电路的状态转换表如下表。 状态方程 驱动方程 初态为010和101，次态分别为101和010，因此该电路不能自启动 。为了使电路改为能自启动电路，可以使010的次态为100 ，通过改圈的卡诺图得到。 [例2] 用SSI实现的逻辑电路图 （2）按计数器方法设计： 首先用74LS160设计一个模六进制的加法计数器，然后用3-8译码器产生三组所需要的序列。 状态转换表如下表。 [例3] 用同步十进制计数器CT74160并采用整体反馈归零法构成12进制计数器。 利用异步清零功能。个位计数器仍然接成十进制计数器，即当个位计十个CP 脉冲时，个位状态变成0000，同时十位的计数条件满足，十位计数一次。对于CT74160可以把经过一个非门接到高位的时钟输入端来实现，因为仅在第八个时钟信号的下降沿到来时才变为1,第九个时钟信号到来时仍为1，只有当第十个时钟信号到来时才变为0，也就是当第十个时钟信号到来时才产生一个下降沿，才产生一个上升沿。另外，也可以利用进位输出端CO来实现， 例3的利用异步清零端的外部接线图 例3的利用置位端构成的12进制计数器的外部接线 结论：仔细分析后可以看出，虽然个位在第12个脉冲到来时输出状态可以置成Q 3Q2Q1Q0=0000，但十位因为此时时钟条件并不满足，因此不能置成Q3Q2Q1Q0 =0000，所以构成大于10进制的计数器时，利用/LD端并采用复位法时，不能接成异步计数器。接下来就讨论利用端并采用复位法接成同步计数器的方法。 [例4] 分析图所示电路的逻辑功能。 解：第一片和第二片的CP端连接在一起，因此为同步接法。 因为第一片的CO与第二片的CTT和CTP连在一起，因此只有当第一片CT74160的CO=1时，且第二片的时条件满足时，第二片CT74160才计数一次。 时钟脉冲 个数CP 十位状态 个位状态 第二片的 0 1 2 3 4 5 6 7 8 9 10 11 12 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0001 0001 0000 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0000 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 例5-4的状态转换表 结论：可自启动同步十二进制计数器 2.集成十进制计数器应用举例 [例5] 试用 CT74LS160 构成七进制计数器。 解： ① 写出 SN 的二进制代码 ② 写出反馈置数函数 ③ 画电路图 S7 = 0111 CR = Q2 Q1 Q0 方法之一：利用异步置 0 功能实现。 CT74LS160 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP 1 1 × × × × 方法之二：利用同步置数功能实现。 ① 写出 S7-1 的二进制代码 ② 写出反馈置数函数 ③ 画电路图 S7-1 = S6 = 0110 LD = Q2 Q1 CT74LS160 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP 1 1 方案 1：设计数器从 Q3 Q2 Q1 Q0 = 0000 状态开始计数， 因此，取 D3 D2 D1 D0 = 0000。 方案 2： 用 “160” 的后七个状态 0011 ~ 1001 实现七进制计数。 0 0 0 0 0 10 1 1 0 0 1 9 0 0 0 0 1 8 0 1 1 1 0 7 0 0 1 1 0 6 0 1 0 1 0 5 0 0 0 1 0 4 0 1 1 0 0 3 0 0 1 0 0 2 0 1 0 0 0 1 0 0 0 0 0 0 CO Q0 Q1 Q2 Q3 进位输出 计 数 器 状 态 计数顺序 也可取  D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0 取  D3 D2 D1 D0 = 0011 LD = Q3 Q0 取 D3 D2 D1 D0 = 0011 ，LD = CO CT74LS160 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR