- 1、本文档共2页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
xxxxxx 大学实验报告
课程名称: EDA 技术试验 实验名称: 7 段数码显示译码器的 VHDL 设计
学号: xxxxxxxx 姓名: xxx
指导教师评定: __________________ 签名: ____________________________
一、实验目的
1、学习 7段数码显示译码器的设计 ;
2、学习多层次设计方法。
3、了解使用 VHDL 表达和设计电路的方法和学习多层次设计方法 .
二、实验仪器 :
计算机一台 ,Quartus 2 软件
三、实验步骤 :
1、新建一个文件夹 ,打开 Quartus 2软件 ,选择 FILE-NEW 菜单 ,在弹出的 NEW 对话框中选择
DEVICE DESGIN FILE 页的原理图文件编辑器输入项 VHDL FILE, 按确定键打开 VHDL 编
辑器窗口 ;
2、在 VHDL 编辑器窗口输入 2选 1多路选择器的 VHDL 描述 ;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DecL7S IS
PORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) );
END;
ARCHITECTURE one OF DecL7S IS
BEGIN
PROCESS(A)
BEGIN
CASE A(3 DOWNTO 0) IS
WHEN “0000 ”=LED7S= ”0111111”;
WHEN “0001 ”=LED7S= ”0000110”;
WHEN “0010 ”=LED7S= ”1011011”;
WHEN “0011”=LED7S= ”1001111”;
WHEN “0100 ”=LED7S= ”1100110”;
WHEN “0101 ”=LED7S= ”1101101”;
WHEN “0110”=LED7S= ”1111101”;
WHEN “0111”=LED7S= ”0000111”;
WHEN “1000”=LED7S= ”1111111”;
WHEN “1001”=LED7S= ”1101111”;
WHEN “1010”=LED7S= ”1110111”;
WHEN “1011”=LED7S= ”1111100”;
WHEN “1100”=LED7S= ”0111001”;
WHEN “1101”=LED7S= ”1011110”;
WHEN “1110”=LED7S= ”1111001”;
WHEN “1111”=LED7S= ”1110001”;
WHEN OTHERS= NULL;
END CASE;
END PROCESS;
END;
3、打开波形编辑器 ,分别运行 2 选 1 多路选择器 ,观察他们的输出波形:
4、调 出 VHDL 描 述 产 生 的 2 选 1 多 路 选 择 器 的 原 理 图 . 点 击 TOOLS-NELIST
VIEWERS-RTL VIEWERS, 即调出 VHDL 描述产生的 2选 1多路选择器的 RTL 电路图 ,如下所
示:
四、实验小结
通过本次实验, 基本上掌握了 7段数码显示译码器的设计, 了解
文档评论(0)