第十四章数字逻辑电路基础.doc

· PAGE 282· 第三篇 数字逻辑电路基础 第十四章 时序逻辑电路分析与设计 · PAGE 1· TOC \o 1-4 \h \z 第十四章 时序逻辑电路分析与设计 351 第一节 时序逻辑电路的概述 351 14.1.1 时序逻辑电路的特点 351 14.1.2 时序逻辑电路的功能描述方法 351 14.1.3 时序逻辑电路的分类 352 第二节 时序逻辑电路的分析 353 第三节 计数器 355 14.3.1 同步计数器 355 14.3.2 异步计数器(asynchronous counter) 363 第四节 寄存器和移位寄存器 367 14.4.1 寄存器(register) 367 14.4.2 移位寄存器(shift register) 367 第五节 时序逻辑电路设计 373 14.5.1 采用小规模集成电路设计同步时序逻辑电路 373 14.5.2 采用小规模集成电路设计异步时序逻辑电路 379 14.5.3 采用中规模集成电路实现任意模值计数(分频)器 381 附：时序电路设计中的隐含表法化简 386 习 题 387 · PAGE 378· 第三篇 数字逻辑电路基础 第十四章 时序逻辑电路分析与设计 · PAGE 377· 第十四章 时序逻辑电路分析与设计 如前所述，根据逻辑功能和电路组成的不同特点可将逻辑电路分为组合逻辑电路和时序逻辑电路两大类。第十二章中已对组合逻辑电路的分析与设计作了介绍。本章将首先介绍时序逻辑电路的特点及功能描述的方法、时序逻辑电路的分析方法，然后以时序逻辑电路的分析方法为主线介绍常用的时序逻辑电路：计数器、寄存器、移位寄存器等，最后介绍时序逻辑电路的设计方法。 时序逻辑电路的特点是电路在某一时刻稳定输出不仅取决于该时刻的输入，而且还依赖于该电路过去的状态，也就是电路具有记忆功能。时序逻辑电路又分为同步时序电路和异步时序电路两类。同步时序电路中，设有一个统一的时钟脉冲，只有时钟脉冲到达时，电路的状态才发生变化。异步时序电路中电路的状态改变没有统一的时钟脉冲来同步。由于篇幅所限，本章将同步时序电路和异步时序电路放在一起讨论，读者只需注意电路的状态改变是否由统一脉冲触发就可以区分同步和异步时序电路。 第一节 时序逻辑电路的概述 14.1.1 时序逻辑电路的特点 X(x1,x2,…,xi) Z(z1, X(x1,x2,…,xi) Z(z1,z2,…,zj) Y(y1,y2,…,yl) W(w1,w2,…,wk) 图14-1 时序逻辑电路方框图 组合逻辑电路 存储电路 14.1.2 时序逻辑电路的功能描述方法 在第十三章所介绍的触发器就是简单的时序逻辑电路，因为其次态输出Qn+1不仅和输入信号有关，而且还与输入信号作用前触发器所处的状态Qn有关。因此，触发器逻辑功能的描述方法也适用一般时序逻辑电路。 1．逻辑方程式 在图14-1中： X(x1，x2，…，xi)为外部输入信号； Z(z1，z2，…，zj)为电路的输出信号； W（w1，w2，…，wk）为存储电路的输入信号； Y（y1，y2，…，yl）为存储电路的输出信号。 这些信号之间的关系为： 电路输出函数表达式 存储电路的激励函数 存储电路的状态方程 其中(tn)、(tn+1)表示相邻两个离散时间，Y(tn)表示tn时刻存储电路的当前状态，即现态，Y(tn+1)为存储电路在tn+1时刻的状态，即次态。由这些关系可看出，tn+1时刻的输出Z(tn+1)是由tn+1时刻的输入X(tn+1)及存储电路在tn+1时刻的状态Y(tn+1)决定；而Y(tn+1)又是由tn时刻的存储电路的激励输入W(tn)及在tn时刻存储电路的状态Y(tn)决定。因此，tn+1时刻电路的输出不仅取决于tn+1时刻的输入X(tn+1)，而且还取决于在tn时刻存储电路的输入W(tn)及存储电路在tn时刻的状态Y(tn)。这充分反映了时序电路的特点。 2．状态转换表 反映时序电路的输出Z(tn)、状态Y(tn+1)与输入X(tn)、现态Y(tn)之间对应取值关系的表格叫做状态转移表。 3．状态转移图 反映时序电路状态转移规律及相应输入、输出取值情况的几何图形叫做状态转移图。 4．时序图（又