第8章时序逻辑电路的基本单元触发器_2015_ST.ppt

转换逻辑电路 J K CP D ● ● JK D 例： D 功能描述 0 0 置“0” 1 1 置“1” 功 能 0 0 0 1 1 0 1 1 J K 0 1 保持 置“0” 置“1” 计数 D J K 0 0 0 1 1 0 1 1 0 1 0 1 0 × 1 × × 1 × 0 D功能表 JK功能表 转换激励表 8.7 不同类型触发器间的转换 求转换电路 因为，转换电路的输入：D、 转换电路的输出：J、K 即求方程： J=D X 0 D 0 1 0 1 J: 1 X D J K 0 0 0 1 1 0 1 1 0 1 0 1 0 × 1 × × 1 × 0 X D 0 1 0 1 K: 1 X 0 K=D D J K CP 1 8.7 不同类型触发器间的转换 例：试用JK触发器构成一个可控D/T触发器，当控制信号C=1时，为D触发器，C=0时，为T触发器。 解： 转换激励表 0 0 0 1 1 0 1 1 0 1 1 0 0 × 1 × × 1 × 0 0 0 0 1 1 0 1 1 X（D/T） J K C 0 1 0 1 0 × 1 × × 1 × 0 0 1 C 0 1 00 01 11 10 1 × × × × 1 X J： C 0 1 00 01 11 10 1 × × × × 1 X K： J CP X C =1 k 8.7 不同类型触发器间的转换 8.6 触发器的时间参数(动态特性)（略） SR锁存器的动态特性 电平触发SR锁存器的动态特性 主从触发器的动态特性 维持阻塞触发器的动态特性 SR锁存器的动态特性 一、输入信号宽度tw 二、传输延迟时间 tw:SD端输入的低电平信号宽度 传输延迟时间：从输入信号到达，到锁存器输出端新状态稳定建立起来所经过的时间。 tw ≥ 2tpd tw≥3tpd 一、建立时间 二、保持时间 三、传输延迟时间tPHL、tPLH 四、最高时钟频率 fc(max)≤1/(6tpd) JK触发器的动态特性 2tpd 3tpd Tset Th JK CP Q 建立时间（ Setup Time）——Tset，输入信号(J、K)在时钟上升（下降）沿到来之前应稳定的时间。对于主从JK触发器， Tset≥2tPD。 建立时间和保持时间 保持时间（Hold Time）——Th，输入信号(J,K)在时钟上升（下降）沿过去以后应稳定的时间。对于主从JK触发器Th≥1tPD。 2、主从触发器的动态特性 触发器特点 触发器分类 本章重点 触发器逻辑功能、触发方式。 时序逻辑电路的最基本单元；能够存储一位二进制信息的基本单元。 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来 按触发方式分：电平触发方式、边沿触发方式及主从触发方式 按逻辑功能分：RS、D、JK、T和T’ 触发器 小 结 真值表：触发器次态与输入信号和电路原有状态 之间关系的真值表。 特性方程：指触发器次态与输入信号和电路原有状态 之间的逻辑关系式。 驱动表：由触发器现态和次态的取值来确定输入信号 取值的关系表，又称激励表。 状态表：用圆圈及其内的标注表示电路的所有稳态， 用箭头表示状态转换的方向，箭头旁的标注表示 状态转换的条件。 本章作业 [题8.2] [题8.5] [题8.6] 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 基本型（电平触发型）；钟控型（脉冲触发型）、主从型、边沿型（边沿触发型） 两个与非门交叉耦合，就可构成一个具有存储或记忆功能的最简单的RS触发器。由于这种触发器是构成其他各种触发器的基基本组成部分，所以称为基本RS触发器。 * * * 利用基本RS触发器的记忆作用可以消除上述开关振动所产生的“窄脉冲”，开关与触发器的连接方法如图所示。 * * * * 1)要求SR触发器能可靠翻转，要求Tw≥2 Tpd 、TPLH=Tpd,TPHL=2Tpd; 2)要求电平触发