电工实验二数字钟-南理工.docx

PAGE 1 电工电子综合实验（2） 多功能数字钟设计 姓名： 学号： 专业：电气工程及其自动化 时间：2017年9月 目 录 一．设计内容简介 ····························3 二．实验要求 ································3 三．实验原理 ································4 四．电路设计原理及其电路图 ··················5 1.分频电路 ································5 2.计时电路 ·································6 3.清零电路··································8 4.校分电路 ································9 5.报时电路································10 五．遇到问题及解决办法·····················11 六．实验体会······························12 七．附录 ·································12 1.工具及器件清单 ·························12 2各元件的引脚图及功能表 ·················14 3总电路逻辑图 ···························18 4.参考文献 ·····························19 设计内容简介 本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路，和控制电路(包括清零电路，校分电路，和报时电路)等四部分组成的数字计时器。 实验要求 1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信号； 2、设计计时电路，完成 0分00秒—9分59秒计时功能； 3、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零； 4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分； 5、设计报时电路，使数字计时器从9分53 秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）； 6、系统级联调试，将以上电路进行级联完成计时器的所有功能； 三．实验原理 数字计时器由脉冲发生电路、计时电路、译码显示电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下： 数字计时器以一个标准频率（1Hz）进行计数。为了其准确并且稳定，实验使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单，使用CC4518的对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。利用计数器的异步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。利用校分电路，校正分时刻的数字，并先于蜂鸣电路来节省时间。同时增加电台报时功能。 四．电路设计原理及电路图 1.分频电路 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。 所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、4060、74LS74。 2.计时电路 该电路是本实验基础电路中的关键电路，由分计数器秒十位计数器、秒个位计数器构成。分计数器和秒十位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的EN端，秒个位单元中的输出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联（接非门是因为161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿 “1001”——“0000”）。做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。将计数位2Q3作为驱动信号送入分计数器（CD4518B）的EN端，则数字计数器整体的计数功能即可实现。 显示电路采用三片CD4511显示译