体系结构复习精要.doc

Chapter 1 1.2 计算机的分类 桌面计算机 服务器 关键特性：可靠性、可扩展性 主要设计目标：为了达到高效的吞吐量 嵌入式计算机 1.5集成电路功耗的发展趋势 1.6时间、产量、产品化的影响 Principle of Equivalence of Hardware and Software:– Anything that can be done with software can also be done with hardware, and anything that can be done with hardware can also be done with software. Three hardware systems: ?A central processing unit (CPU) ?A main memory system ?An I/O system Chapter4: 4.1 CPU CPU的任务是负责提取程序指令，并对指令进行译码，然后按照程序规定的 顺序对正确的数据执行各种操作。 功能：提取指令、指令译码和按规定的顺序执行各种操作。 组成部分：数据通道（datapath）包含存储单元、算术逻辑单元和控制单元 寄存器： ALU（算术逻辑单元）：在程序执行过程中用于进行逻辑运算和算术运算。 控制单元：负责对各种操作进行排序并保证各种正确的数据适时地出现在所 需的地方。 总线：一组导电线路的组合，它作为一个共享和公用的数据通道将系统内的各个 子系统连接在一起 实现方式：点对点；多点总线 主设备和从设备：主设备是最初启动的设备，从设备是响应主设备请求的设备。 总线按用途分类：数据总线，地址总线，控制总线和电源线 总线周期（bus cycle）：是完成总线信息传送所需的时钟脉冲间的时间间隔 总线仲裁（bus arbitration），4种仲裁方案： Daisy chain（菊花链） Centralized parallel（集中式平行） Distributed using self-detection（自选择的分布式） Distributed using collision-detection（冲突检测的分布式） Asynchronous buses（同步总线）：由时钟控制的，各种事件只有在时钟脉冲到来时才会发生，也就是事件发生的顺序由时钟脉冲控制。 nonasynchronous buses（异步总线）:负责协调计算机的各种操作。这种异步总线必须采用一种较为复杂的握手协议来强制实现与计算机其他操作的同步。 时钟： 时钟周期：两个相邻时钟脉冲之间的时间间隔。 最小的时钟周期时间至少应该大于数据从每组寄存器的输出到下一组寄 存 器的输入所需的传递时间，即电路最大传输延迟时间。 输入/输出子系统 存储器组成和寻址方式 如果计算机有2Ｎ个需要编址的内存单元，则需要使用N位二进制数来对每个 字节进行唯一编址。 中断：就是改变系统正常执行流程的各种事件。 中断类型：屏蔽（maskable）中断（可以被禁止或忽略的）和非屏蔽（nonmaskable）中断（高优先级别的中断，不能被禁止，必须响应） 4.2MARIE：一个真正直观和简单的计算机体系结构。 7种寄存器：（重点） AC（累加器）：用来保持数据值。 MAR（存储器地址寄存器）：用来保持被引用数据的存储器地址。 MBR（存储器缓冲寄存器）：用来保持刚从存储器中读取或者将要写存储器的数据 PC（程序计数器）：用来保持程序将要执行的下一条指令的地址 IR（指令寄存器）：正在执行的指令 InReg(输入寄存器) OutReg(输出寄存器) 指令系统的体系结构（ISA） ISA是计算机软件和硬件之间的接口。 Register Transfer Notation： M[X] 表示存放在地址为X处的存储单元中的数据。 4.3Instruction Processing（指令执行过程） The Fetch-Decode-Execute Cycle（重点） Interrupts and I/O(中断和I/O) 4.4一个简单的程序 4.5有关编译程序的讨论 编译程序的功能 编译程序的任务就是使用助记标识符将汇编语言转换成机器语言。 采用标号编写的汇编程序，编译程序必须进行两次转换，第一次通读， 编译程序会建立一组称为符号表（symbol table）的对应关系。 第二次通读时，编译程序使用符号表来填充空白地址，并且生成相 应的机器语言指令。 指令集的扩充： 4.7有关译码的讨论 两种方法来正确设置各条控制线： 从物理上将各条控制线与实际机器指令连接起来。 硬连线控制（hardwired c