第三章逻辑门电路康华光.ppt

2006年9月4日 湖南科技大学 第二章 逻辑门电路 第二章 逻辑门电路 本章小结 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 3.2 TTL逻辑门 3.2.1 BJT的开关特性 iB?0，iC?0，vO＝VCE≈VCC，c、e极之间近似于开路 vI=0V时: iB? ibs ，iC? ics，vO＝VCE≈0.2V，c、e极之间近似于短路 vI=5V时: A.截止状态 ①.Je 、Jc皆反偏， ib=0，ic=0 ②.VO = VCE = VCC - iCRC ? VCC ③.可靠截止条件：VBE ? 0V。 B.放大状态 ①. Je正偏 , Jc反偏, iC = ?iB； ②.VO=VCE=VCC–iCRC ，iC与iB增加VO减小。 C.饱和状态 ①.Je正偏 .Jc正偏； ②.iB = IBS = ICS /? ； ③.iC=ICS= (VCC – 0.7V)/RC ? VCC/RC； ④.VCES一般为0.1V ~0.3V。 三极管B-E和C-E之间相当于一个闭合的开关。 1. BJT的开关条件 2. BJT的开关时间 从截止到导通 开通时间ton(=td+tr) 从导通到截止 关闭时间toff(= ts+tf) BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。 CL的充、放电过程均需经历一定 的时间，必然会增加输出电压?O波 形的上升时间和下降时间，导致基 本的BJT反相器的开关速度不高。 3.2.2基本BJT反相器的动态性能 若带电容负载 故需设计有较快开关速度的实用型TTL门电路。 输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。 中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号； R b1 4k W R c 2 1.6k W R c 4 130 W T 4 D T 2 T 1 + – v I T 3 + – v O 负载 R e2 1K W V CC (5V) 输入级 中间级 输出级 3.2.3 TTL反相器的基本电路 1. 电路组成 输入级T1和电阻Rb1组成。用于提高电路的开关速度 2. TTL反相器的工作原理（逻辑关系、性能改善） （1）当输入为低电平（?I = 0.2 V） T1 深度饱和 截止 导通 导通 截止 饱和 低电平 T4 D4 T3 T2 T1 输入 高电平 输出 T2 、 T3截止，T4 、D导通 （2）当输入为高电平（?I = 3.6 V） T2、T3饱和导通 T1:倒置的放大状态 T4和D截止 使输出为低电平. vO=vC3=VCES3=0.2V 0 1 1 0 输出L 输入A 逻辑真值表 逻辑表达式 L = A 饱和 截止 T4 低电平 截止 截止 饱和 倒置工作 高电平 高电平 导通 导通 截止 饱和 低电平 输出 D4 T3 T2 T1 输入 1. TTL与非门电路 多发射极BJT T 1 e e b c e e b c A B A L = B 3.2.4 TTL逻辑门电路 2. TTL与非门电路的工作原理 任一输入端为低电平时: TTL与非门各级工作状态 低电平（0.2V） 饱和 截止 饱和 倒置使用的放大状态 输入全为高电平 (3.6V) ?O T5 T4 T2 T1 ?I 高电平（3.6V） 截止 放大 截止 深饱和 输入有低电平 (0.2V) 当全部输入端为高电平时： 输出低电平 输出高电平 2. TTL或非门 若A、B中有一个为高电平: 若A、B均为低电平: T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。 T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。 逻辑表达式 vOH vOL 输出为低电平的逻辑门输出级的损坏 3.2.5 集电极开路门和三态门电路 1.集电极开路门电路 a） 集电极开路与非门电路 b） 使用时的外电