XC9500XL High-Performance CPLD Family Data Sheet高性能CPLD系列产品介绍.pdf

下载文档 降价啦

15
0
约7.54万字
约 18页
2019-11-28 发布于辽宁
举报
版权申诉
保障服务

XC9500XL High-Performance CPLD Family Data Sheet高性能CPLD系列产品介绍.pdf

1、本文档共18页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

k 0 R XC9500XL High-Performance CPLD Family Data Sheet DS054 (v2.2) July 25, 2006 0 0 Product Specification Features - Local clock inversion with three global and one product-term clocks • Optimized for high-performance 3.3V systems - Individual output enable per output pin with local - 5 ns pin-to-pin logic delays, with internal system inversion frequency up to 208 MHz - Input hysteresis on all user and boundary-scan pin - Small footprint packages including VQFPs, TQFPs inputs and CSPs (Chip Scale Package) - Bus-hold circuitry on all user pin inputs - Pb-free available for all packages - Supports hot-plugging capability - Lower power operation - Full IEEE Standard 1149.1 boundary-scan (JTAG) - 5V tolerant I/O pins accept 5V, 3.3V, and 2.5V support on all devices signals