电工与电子技术门电路与组合逻辑电路.pptVIP

第20章门电路与组合逻辑电路 授课老师：蒙自明（物理与光电工程学院） Email: dianzijishu12@126.com Code:cheliang10 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 数制 十进制 （0 1 2 3 4 5 6 7 8 9） 二进制 （0 1）21 八进制 （ 0 1 2 3 4 5 6 7 ）23 十六进制 （ 0 1 2 3 4 5 6 7 8 9 A B C D E F ）24 数制间相互转化 脉冲信号的部分参数： 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 扇出系数 输入高电平电流IIH和输入低电平电流IIL 低电平噪声容限电压:保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。 高电平噪声容限电压:保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.3 和 20.4 TTL门电路 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析与综合 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 有“0”出“1” 全“1”出“0” “与非”逻辑关系 0 0 0 1 0 0 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 1 1 0 A B Y C “与非” 门逻辑状态表 Y=A B C 逻辑表达式： Y A B C “与非”门 74LS00、74LS20管脚排列示意图 12 11 10 9 8 14 13 3 4 5 6 7 1 2 U CC 4 B 4 A 4 Y 3 B 3 A 3 Y 1 B 1 A 1 Y 2 B 2 A 2 Y GND (a) 74LS00 12 11 10 9 8 14 13 3 4 5 6 7 1 2 U CC 2 D 3 C 2 B NC 2 A 2 Y 1 B 1 A NC 1 D 1 C 1 Y GND 74LS20 (b) (1) 电压传输特性： 输出电压 UO与输入电压 Ui的关系。 C D E 3. TTL“与非”门特性及参数 电压传输特性 测试电路 A B O 1 2 3 1 2 3 4 Ui /V UO/V +5V Ui Uo V V A B C D E (2)TTL“与非”门的参数 电压传输特性 典型值3.6V， ?2.4V为合格 典型值0.3V， ?0.4V为合格 输出高电平电压UOH 输出低电平电压UOL 输出高电平电压UOH和输出低电平电压UOL UO/V O 1 2 3 1 2 3 4 Ui /V 平均传输延迟时间 tpd 50% 50% tpd1 tpd2 TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。 输入波形ui 输出波形uO Y E B A 逻辑符号 ? ? 0 高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1