嵌入式系统原理及应用第7章 ARM9存储器扩展电路设计.ppt

7.2.2 主存芯片配置编程实例（续） * nGCS0的数据线宽度由S3C2410A的外部引脚OM[1:0]确定，不需要在程序中进行配置。主存储器的配置汇编程序代码如下。 LDR R0, =SMRDATA ;存储器配置数据首地址→R0 LDR R1, =0 ;存储器配置寄存器首地址→R1 ADD R2, R0,#52 0 LDR R3, [R0], #4 ;R3←[R0], R0←R0+4 STR R3, [R1], #4 ; [R1]←R3, R1←R1+4 CMP R2, R0 BNE %B0 ;写入未完成，向前转移到标号0处 7.3 8/16/32位内存芯片扩展设计 ●ARM微处理器的体系结构通过存储器控制寄存器的设置，就可支持8位/16位/32位的存储器系统，除Bank0以外，其它各Bank可以构建8位的存储器系统，或16位的存储器系统，或32位的存储器系统。 32位的存储器芯片具有较高的性能，但是价格昂贵很少使用。16位的存储器芯片则在成本及功耗方面占有优势，而8位的存储器芯片一般在低端领域使用。 ●S3C2410A处理器采用8位数据总线，处理器的A0地址线与存储器的A0地址线相接； 采用16位数据总线时，处理器的A1地址与存储器的A0地址线相接，通过芯片的UB、LB引脚分别访问它的高位字节数据和地位字节数据。 采用32位数据总线时，处理器的A2地址与存储器的A0地址线相接，通过ARM提供的控制信号访问32位存储器字中的4个字节数据。处理器S3C2410A的地址线与存储器的地址线连接方法如表7-11所示。 * ●处理器地址线与存储器地址线连接方法 * 存储器引脚 8位总线时 处理器地址线引脚 16位总线时 处理器地址线引脚 32位总线时 处理器地址线引脚 A0 A0 A1 A2 A1 A1 A2 A3 … … … … 7.3.1 八位存储器芯片扩展设计 由于8位存储器的典型性，有必要在此介绍如何利用8位存储器构成8位、16位、32位的存储器系统。 1. 8位数据总线存储器系统 构成8位数据总线系统的信号连接如图7-4（a）所示。 ●存储器的允许输出端nOE端接S3C2410A的nOE引脚； ●存储器的写信号nWE端接S3C2410A的nWE引脚； ●存储器的片选信号nCE端接S3C2410A的nGCSn引脚； ●存储器的地址线…A1A0与S3C2410A的地址线…A1A0相连； ●存储器的8位数据总线[DQ7～DQ0]与S3C2410A的低8位数据总线[DATA7～DATA0]相连。 注意：此时应将BWSCON中的DWn设置为00，即选择8位总线方式；控制使能UB/LB=0禁止，nWBE0~nWBE3产生有效信号。 * 由8位存储器构成的8/16存储器系统 * （a）8位存储器系统的构成 （b）16位存储器系统的构成 2. 16位数据总线存储器系统 两片8位的存储器以并联的方式构建16位的存储器系统，其中一片为高8位，另一片为低8位，将两片存储器作为一个整体配置到同一Bank中。 ●2片存储器地址线…A1A0均与S3C2410A的地址总线…A2A1相连。 ●2片存储器的允许输出端nOE端均接到S3C2410A的nOE引脚。 ●低8位存储器的写信号nWE端接S3C2410A的nWBE0 引脚，用于写入处理器的低字节数据；高8位存储器的写信号nWE端接S3C2410A的nWBE1 引脚，用于写入处理器的高字节数据。 ●2片存储器的片选信号nCE 端均与S3C2410A的nGCSn 引脚相连。 低8位存储器的8位数据总线[DQ7～DQ0]与S3C2410A的低8位数据总线[DATA7～DATA0]相连，高8位存储器的8位数据总线[DQ7～DQ0]与S3C2410A的高8位数据总线[DATA15～DATA8]相连。 注意：此时应将BWSCON中的DWn设置为01，即选择16位总线方式；控制使能UB/LB=0禁止，nWBE0~nWBE3产生有效信号。 * 3. 32位数据总线存储器系统 由4片8位存储器芯片构成32位数据总线系统的信号连接如下图所示。 ●4片8位的存储器以并联的方式构建32位的存储器系统，其中两片为高16位，两片为低16位，将4片存储器作为一个整体配置到同一Bank中。 ●所有存储器的地址线…A1A0