dsp控制器原理与应用张小鸣.pptxVIP

7.1 DSP电源电路 ;;;DC/DC芯片的主要参数 ; 对于需同时产生3.3V和1.8V的电源，可采用图5-3所示的TI公司的TPS767D318电路。该芯片属于线性降压型DC/DC变换电路，由5V可同时产生两种不同的电压(3.3V、1.8V或2.5V)，其最大输出电流1000mA，可同时驱动一片DSP和少量外围电路。; 另外，在设计PCB板时，对于模拟电源(VDD)和数字电源(VCC)、模拟地(AGND)和数字地(DGND)应分开走线，建议使用专门的电源和地线布线，且电源和地线要尽可能地宽，并且在主干线上要放置大小不等的滤波电容(50-100μF)，以滤除多种不同频率的噪声。在电源和地线的支线上和器件附近，也要安排一些小电容(0.01-0.1μF)。;7.2、晶振、锁相环及复位电路; 采用＋5V供电方式的有源晶振时，需在它的输出端进行电平转换。有源晶振驱动能力较强，输出频率范围也较宽(1Hz-400MHz)，因此在设计DSP系统时经常采用。 ;7.2.2 锁相环电路 ;7.2.3复位电路;7.3 电平转换接口电路; 对于3.3V低电压DSP器件来讲，其引脚信号高低电平的门限值与普通TTL门限相同，故DSP的输出信号可以直接驱动5V外围器件的输入，不需附加电平转换电路；另外，由于DSP引脚允许输入信号电压的范围是0~3.6V，不可以承受5V的输入信号电压，因此，在DSP与外围器件之间应进行电平转换。 ; 74LVC245的输入端可承受5.5V信号，其输出信号的电平为3.3V，与其功能类似的芯片还有74LVC4245、74LVC16245等。 ; 以上介绍的转换器件不但起到了电平转换作用，同时也起到了驱动的作用。对于传输速率较低的数字信号，也可以考虑通过光电隔离的方法来实现。 ;7.4 JTAG接口电路设计; JTAG接口与应用板中DSP芯片连接的原理图 如下：;7.5 DAC接口电路;7.5.2并行D/A接口 ;7.6 SRAM接口电路 ; CY7C1021是16位高性能CMOS静态RAM，对其基本操作有两种情况： ;CY7C1021功能表 ; 图示给出了CY7C1021与DSP的一种接口电路。从图中可以看出，每次读、写操作的是整个16位数据，不分高低字节。通过译码电路将64KB的SRAM空间分为两个地址空间(由地址的最高位A15的值决定)，即数据区和程序区，具体区间的划分由用户的译码方法决定，利用DSP可方便地对CY7C1021进行读写操作。 ;TMS320LF240x应用实例;7.7 3线－8线译码器;7.7.1设计思路 ;2．硬件电路 ;;3．编程时应注意的问题 ;7.7.2参考程序;;(1)主程序 .text ;定义程序段 _c_int0: NOP CALL system_init ;调系统初始化程序 CALL ioport_init ;调I/O口初始化程序 NOP Decode_3_8_loop: CALL read_button ;调按键读入程序 LDP #4 ;DP指针指向数据存储B0区 SPLK #0001h,io_decode_flag ;给输出译码赋初值, ;表示DS0亮 LT output_flag ;output_flag中的值加载到TREG中 LACT io_decode_flag ;io_decode_flag中的值左移 SACL io_decode_flag ;左移的位数由TREG中的低4位决定 LDP #DP_PF2 ;DP指针指向7080h-70FFh; LACL PCDATDIR ;PCDATDIR中值加载到ACC OR #04040h ;IOPC6设置为输出方式,输出值为高电平 SACL PCDATDIR ;IOPC6输出高电平,使74HC547的CLK为高 LDP #4 ; DP指针指向数据存储B0区(200h-27Fh) LACL io_decode_flag ;io_decode_flag的值加到ACC LDP #DP_PF2 ;DP指针指向7080h-70FFh SACL PBDATDIR ;通过IOPB0-7送出译码控制信号 LACL PCDATDIR ;PCDATDIR中值加载到A