微电子工艺双极.pptxVIP

思考题1.与分立器件工艺有什么不同？2.埋层的作用是什么？3.需要几块光刻掩膜版(mask)?4.每块掩膜版的作用是什么？5.器件之间是如何隔离的？6.器件的电极是如何引出的？1.衬底准备2.第一次光刻——N+隐埋层扩散孔光刻 P-Sub?氧化?光刻n+埋层区衬底准备（P型）?清洁表面?n+埋层区注入3.外延层淀积4.第二次光刻——P+隔离扩散孔光刻N-N-N+N+P-Sub?隔离氧化?生长n-外延?光刻p+隔离区?p+隔离注入?p+隔离推进P+P+P+N-N-N+N+P-Sub5.第三次光刻——P型基区扩散孔光刻?硼扩散?光刻硼扩散区PPP+P+P+N-N-N+N+P-Sub6.第四次光刻——N+发射区扩散孔光刻氧化?光刻磷扩散区?磷扩散PPP+P+P+N-N-N+N+P-Sub7.第五次光刻——引线接触孔光刻 氧化?光刻引线孔?清洁表面PPP+P+P+N-N-N+N+P-Sub8.第六次光刻——金属化内连线光刻 ?反刻金属?蒸镀金属ALSiO2N+BCEPP+P+N-epiN+-BLP-SUBNPN晶体管剖面图Epitaxial layer 外延层Buried Layer钝化层CEBBEBCSiO2N+N+N+N+PPP+P+P+光刻胶N–-epiN–-epiSiO2P-SubN+埋层埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）2.减小寄生pnp晶体管的影响钝化层CEBBEBCSiO2SiO2N+N+N+N+PPP+P+P+光刻胶N–-epiN–-epiSiO2P-SubN+埋层隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。光刻掩膜版汇总埋层区?隔离墙?硼扩区?磷扩区?引线孔?金属连线金属与半导体接触？钝化层CEBBEBCSiO2N+N+N+N+PPP+P+P+光刻胶N–-epiN–-epiSiO2P-SubN+埋层形成欧姆接触的方法？低势垒，高复合，高掺杂外延层电极的引出欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。15.2 双极型集成电路的基本制造工艺 在双极型集成电路的基本制造工艺中，要不断地进行光刻、扩散、氧化的工作。 双极型集成电路基本制造工艺步骤（1）衬底选择 对于典型的PN结隔离双极集成电路，衬底一般选用 P型硅。芯片剖面如图。双极型集成电路基本制造工艺步骤（2）第一次光刻——N+隐埋层扩散孔光刻 一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串联电阻效应，在制作元器件的外延层和衬底之间需要作N+隐埋层。第一次光刻——N+隐埋层扩散孔光刻 从上表面引出第一次光刻的掩模版图形及隐埋层扩散后的芯片剖面见图。双极型集成电路基本制造工艺步骤（3）外延层淀积 外延层淀积时应该考虑的设计参数主要有：外延层电阻率ρepi和外延层厚度Tepi。外延层淀积后的芯片剖面如图。 双极型集成电路基本制造工艺步骤（4）第二次光刻——P+隔离扩散孔光刻 隔离扩散的目的是在硅衬底上形成许多孤立的外延层岛，以实现各元件间的电隔离。 目前最常用的隔离方法是反偏PN结隔离。一般P型衬底接最负电位，以使隔离结处于反偏，达到各岛间电隔离的目的。第二次光刻——P+隔离扩散孔光刻 隔离扩散孔的掩模版图形及隔离扩散后的芯片剖面图如图所示。双极型集成电路的基本制造工艺步骤（5）第三次光刻——P型基区扩散孔光刻 基区扩散孔的掩模版图形及基区扩散后的芯片剖面图如图所示。 双极型集成电路的基本制造工艺步骤（6）第四次光刻——N+发射区扩散孔光刻 此次光刻还包括集电极、N型电阻的接触孔和外延层的反偏孔。第四次光刻——N+发射区扩散孔光刻 N+发射区扩散孔的掩模图形及N+发射区扩散后的芯片剖面图如图所示。 双极型集成电路的基本制造工艺步骤（7） 第五次光刻——引线接触孔光刻 此次光刻的掩模版图形如图所示。 双极型集成电路的基本制造工艺步骤（8）第六次光刻——金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图。 Buried Layer - A path of low resistance for a current moving in a device. Many of these dopants are antimony and arsenic. 埋层 - 为了电路电流流动而形成的低电阻路径，搀杂剂是锑和砷。