集成电路制造工艺——金属化与多层互连.ppt

低K介质刻蚀后的清洗包括物理和化学清洗两种方式。物理清洗主要是利用清洗剂(如去离子水等)对残留物的物理冲刷作用，清除表面残留物。化学清洗是利用清洗剂与残留物的化学反应，形成易挥发或易溶解的产物。 为了获得好的清洗效果，通常需要物理清洗和化学清洗相结合，要求清洗工艺既能有效清除残留物又不对低K介质和通孔底层Cu表面造成损伤。 对通孔底部的Cu表面进行还原处理，以减小通孔的接触电阻； 去除介质上的各种残留物； 在淀积金属势垒层材料之前，必须要完全去除介质结构特别是在侧墙表面的Cu离子的污染。 低K介质刻蚀后的清洗 3.4、 势垒层材料技术 势垒层的作用： 防止Cu扩散和改善Cu的附着性； 作为CMP和刻蚀工艺的停止层； 保护Cu薄膜和低K介质层不受工艺和环境因素造成的氧化和腐蚀效应的影响。（CMP后，有效清洁后淀积介质势垒层材料） 势垒层包括介质势垒层和金属势垒层两种。 实际上在低K介质层要插入介质势垒层，防止低K介质在工艺过程或环境中吸潮而影响性能。 介质势垒层材料的介电常数要低、刻蚀选择性和抗扩散性能要好。 Si3N4是常用的介质势垒层材料：具有很好的介质势垒层特性、刻蚀选择性和CMP选择性较高、抗Cu扩散和氧化的能力高、钝化能力好，缺点是介电常数较高(K～7.8)，使互连电容增加。 新型低K介质势垒层材料： SiC是新的介质势垒层材料，介电常数比Si3N4材料低(K＝4-6) 。 SiOCH和SiOCNH是一种新发展的介质势垒层材料，它们的K值分别在3.9-4.3和4.2-5.1之间。 介质势垒层 金属势垒层的主要作用是防止Cu的扩散，同时保证可靠的电学接触。 目前研究的导电势垒层材料有WN，TiN，Ta，TaN等。 TaN和Ta比TiN有更好的势垒层特性。 Ta和TaN作为扩散势垒层，经过30分钟400～500℃的退火过程后，仍保持好的抗Cu扩散性能。 与Ta相比， TaN与介质层有更好的黏附性和防止Cu离子扩散性能，可靠性更好。 金属势垒层 3.5、 金属Cu的淀积技术 利用溅射和CVD方法对沟槽和通孔进行金属Cu的填充淀积时，容易形成孔洞，抗电迁移能力差。因此在Cu互连集成工艺中，向通孔和沟槽中填充Cu的工艺，目前普遍采用的是具有良好台阶覆盖性、高淀积速率的电镀或化学镀的方法。 电镀法 在电镀法填充Cu的工艺中，一般是采用CuSO4与H2SiO4的混合溶液作为电镀液，硅片与外电源的负极相接，通电后电镀液中的Cu2+由于受到负电极的作用被Cu籽晶层吸引，从而实现了Cu在籽晶层上的淀积。 为了保证高可靠性、高产率及低电阻的通孔淀积，通孔的预清洁工艺、势垒层和籽晶层的淀积工艺，通常需要在不中断真空的条件下、在同一个淀积系统中完成。 化学镀与电镀工艺不同的是无需外接电源，它是通过金属离子、还原剂、复合剂、pH调节剂等在需要淀积的表面进行电化学反应实现Cu的淀积。 Cu-CVD工艺 尽管利用CVD方法向通孔和沟槽中填充Cu，可靠性比较差，但与电镀或化学镀工艺相比，采用CVD方法与CMOS工艺有更好的工艺兼容性。 因此，优化Cu-CVD工艺，发展无空洞的厚膜淀积工艺，是Cu-CVD工艺的一个重要研究内容。 化学镀 Cu填充后的退火工艺非常重要。电镀填充的Cu金属层存在自退火效应，可导致Cu薄膜的电阻率下降18-20%，这种自退火效应引起的电阻下降与Cu的再结晶有关，并且在经过一段时间以后，电阻率将趋于稳定。 为了使电镀淀积Cu的方块电阻、表面硬度和CMP的磨蚀率等性能达到稳定，需要在温度高于150℃进行60秒以上的退火。 退火 4、 多晶硅及硅化物 4.1、 多晶硅栅技术 MOS场效应晶体管开启电压VT：多晶硅栅取代铝栅，可使p沟MOS器件的开启电压绝对值降低1.2-1.4V左右。 硅栅自对准技术：在光刻刻蚀形成栅极后，无需再做掩蔽层，在多晶硅栅的掩蔽下，自对准地进行源漏区的掺杂，并同时完成多晶硅栅的掺杂。 解决了光刻套刻栅时要求的栅-源、栅-漏的重叠，不但可减少栅的面积，同时还可以使器件几何尺寸做得更小，从而可以提高集成电路的集成度和速度。 4.2、 多晶硅薄膜的制备技术 多晶硅薄膜可采用LPCVD方法，在600～650℃的温度范围内，用硅烷热分解淀积，反应式如下： 可选用纯硅烷，也可选用被氮或氩气稀释的硅烷，淀积时的压强为26.66～133.3Pa。 用LPCVD方法淀积多晶硅，由于压力很低，所以气相质量输运系数很高，多晶硅薄膜的淀积生长过程主要由表面反应速率控制。 表面反应速率主要受温度影响，精确控温