计算机系统组成电子.pptxVIP

第3章 存储系统;3.1 存储器概述 ◆ 存储器的基本概念;3.1.1 存储器分类;2. 按存取方式分类;(2) 随机存取存储器（RAM） ? CPU或I/O设备在任一时刻都可按地址访问其任一个存储单元，且访问时间与地址无关，都是一个存取周期。 ? 半导体存储器一般属于这类存储器。;(4) 只读存储器（ROM） ? 在正常读写操作下，这类存储器的内容只能读出而不能写入。;3. 按存储器在计算机中的功能分类;(3) 辅助存储器（外存储器） ;存储器;3.1.2 存储器的主要性能指标 ;2）速度 ;▲ 存取周期（TM）是存储器进??一次完整的读写操作所需要的全部时间； ? 常用存储器进行连续读写操作的最短间隔时间；;▲ 存储器的价格：可用总价格C或每位价格c来表示，若存储器按位计算的容量为S； ? 则:c = C/S;3.1.3 存储器结构;(1) “高速缓存—主存”层次;◆ 提高存储器速度的措施;▲ 把主存分为若干容量相同、能独立地由CPU进行存取的存储体。;(2) “主存—辅存”层次;3.1.4 主存储器的编址和与CPU的连接 ;◆ 主存与CPU的连接 ;3.2 半导体随机存储器;3.2.1 静态存储器（SRAM） ;（2）读出 ? 字选线加高电位， T3与T4开启；使电路读出A、B信息。; 2. 静态MOS存储器;（2）静态MOS存储器芯片;① 存储体（存储矩阵） ? 存储体是存储单元的集合。在容量较大的存储器中往往把各个字的同一位组织在一个集成片中；;;;;;;;3.2.2 存储器的基本组织 ;;2. 字扩展 ? 字扩展是容量的扩充（地址线增加），位数不变。;;3. 字位同时扩展;① 地址线的连接，包括内部地址线和芯片选择线的连接；;;例2. 用16K×8位的SRAM芯片构成64K×16位的存储器，试画出该存储器的组成逻辑框图。;16K×8;▲ 连接时要考虑和解决的几个问题：;? 读/写控制信号： ☉CPU的读/写控制信号不一定与存储芯片引脚定义的控制信号相符，有时要增加某些附加线路来实现正确的控制。;3.2.2 动态存储器（DRAM） ;;;;? 若写“0”，则在DS1线上加低电位，DS2线上加高电位。;① 读出: 若原存“1” ，则CS上电荷通过T管向数据线泄放，形成读“1”信号。;2. MOS管动态存储器 ;图3.19 16K×1位动态存储器框图 ;;(3) 刷新方式;② 分散式刷新(图3.20 (b));③ 异步刷新 ? 上述两种方式结合起来构成异步刷新。; ? 有单独的刷新控制器，刷新由单独的时钟、行计数与译码独立完成；高档微机中大部分采用这种方式。;3. 动态RAM芯片 ;;4. DRAM控制器;例. 用16K×1位的DRAM芯片（由128×128矩阵存储元组成）构成64K×8位的存储器。要求： （1）画出该存储器的组成逻辑框图。;; （2） CPU在1μs内至少访问一次，所以采用异步刷新方式比较合理；;5. 新型DRAM芯片;图3.24;◆ SDRAM （Synchronous DRAM );3. 3 半导体只读存储器;3.3.1 掩膜只读存储器（masked ROM）;3.3.2 可编程ROM（PROM）; ? 写入时，在字线和位线上加高电压，使熔丝烧断，烧断存0，不烧断存1。;3.3.3 可擦除和编程的ROM（EPROM）;;3.3.4 电擦除电改写只读存储器（EEPROM）;3.3.5 闪速存储器（flash memory） ;3.4 多体交叉存储器  3.4.1 编址方式;图3.33 多体交叉编址方式 ;3.4.2 重叠与交叉存取控制 ;3.5 高速缓冲存储器 3.5.1 工作原理;;◆ Cache的命中率;? 命中率P与程序的行为、Cache的容量、组织方式、块的大小有关。;3.5.2 映象函数（Mapping） ; ? 选取何种映象方法，取决于在给定地址映象和变换的硬件条件下，能否达到高速度，以及能否使块冲突的概率小。;;i=j mod 2c;;图3.38 全相联映象方式 图3.39 全相联映象地址变换;例1. 设主存容量为1MB，高速缓存容量为16KB，块的大小为512字节。采用直接地址映像法。 ;（1）主存地址格式为：;第0块;例2. 一个具有16KB直接相联映射Cache的32位微处理器，假定Cache的块为4个32位的字，问主存字节地址为ABCDE8F8H的单元在Cache中的位置是什么？ ;3. 组相联映象法;;▲ 在组相联映象中，主存某区的第i块可以调入Cache第i组中的任意一块中；;例