半导体材料08章-III-V族多元合物半导体.pptVIP

半导体材料;8-1　异质结与晶格失配;理想的异质结应是突变的，但实际上一般的外延生长方法制备的异质结，常常是具有一定厚度的缓变区(过渡区)，会影响异质结的某些特性。 利用MBE，MOVPE，ALE等外延技术可以生长过渡区很窄或突变的异质结。 MOVPE反应器中气体流速快，可以迅速改变多元化合物组分和杂质浓度，从而可以使杂质分布陡峭一些，过渡层薄。 MBE生长速度低(0.1-1nm/s)，利用快门可精密地控制掺杂、组分和厚度，是一种原子级的生长技术，有利于生长多层异质结构;在器件，特别是光电器件???设计和制做中常利用异质结的以下特性： 　　由低阻衬底和含有器件的有源区的外延层构成的同型异质结，衬底与外延层的交界面在无源区，衬底只起到支撑外延层的作用。 　　同型异质结在靠近有源区处能提供一个带隙较高的透明层，可消除复合速度很高的自由表面，而异质结界面则起到钝化作用。 　　同型异质结也能形成限制载流子的势垒，可缩短载流子的扩散长度，从而减少了复合区宽度。 　　异型异质结可利用改变两侧禁带宽度的相对大小来提高电子或空穴的注入效率。 　　同型和异型异质结都能提供一个折射率阶跃，形成光波导的界面 　　同型异质结还可以为形成金属化欧姆接触提供一个禁带宽度小 的称作“盖层”的材料层。 ;异质的能带突变;能带突变的应用;晶格失配;晶格失配的影响;晶格失配不利影响的消除办法;晶格失配不利影响的消除办法;(3) 组分突变法 　　　在液相外延生长时发现，如果是晶格失配材料生长时，外延层中的位错密度通常只是衬底1/3~1/10，这是因为许多位错有拐弯进入交界面的倾向。 　　　根据这一现象，在外延生长时，不是一次生长出厚的外延层，而是生长几个不同厚度的薄外延层，利用两层间的交界面，使部分位错拐弯，降低外延层表面的位错密度。 特点：生长几层外延层，将位错转移到层界面，降低表面位错密度。 需注意的是：如果所生长的多层厚度较厚时，处在压应变状态(即衬底晶格常数小于外延层时)，这种方法有效。反之，处于伸张状态，不但位错密度不能降低，反而还会增加。; 8-5 超晶格与量子阱;超晶格;半导体超晶格与多量子阱;用两种禁带宽度不同的材料A和B构成两个距离很近的背靠背的异质结，A/B/A，若材料B是窄禁带半导体，且其导带底低于材料A的导带底，则当其厚度，亦即这两个背靠背的异质结的距离小于电子的平均自由程（约100nm），电子即被约束在材料B中，形成以材料A为电子势垒，B为电子势阱的量子阱。 　若材料B的价带顶也高于A的价带顶，则该结构同时也是材料A为空穴势垒，B为空穴势阱的量子阱;;GaAs和AlAs交替叠合而成的半导体超晶格;多量子阱和超晶格的区别;量子阱的应用;组分超晶格; 按异质结中两种材料导带和价带的对准情况，江崎把异质结分为三类： Ⅰ型异质结: 窄带材料的禁带完全落在宽带材料的禁带中，ΔEc和ΔEv的符号相反。不论对电子还是空穴，窄带材料都是势阱，宽带材料都是势垒，即电子和空穴被约束在同一材料中。载流子复合发生在窄带材料一侧。 GaAlAs/GaAs和InGaAsP/InP都属于这一种。;Ⅱ型异质结（ΔEc和ΔEv的符号相同），分两种： *ⅡA类超晶格：材料1的导带和价带都比材料2的低，禁带是错开的。材料1是电子的势阱，材料2是空穴的势阱。电子和空穴分别约束在两材料中。超晶格具有间接带隙的特点，跃迁几率小，如GaAs/AlAs超晶格。;;; 一、组分超晶格的制备 制备组分超晶格时应满足如下的要求： (1)组分超晶格是超薄层异质周期排列结构，因此制备时生长速率应能精确地控制，以保证各层厚度的重复性； (2)异质界面应该平坦，粗糙度低，组分变化陡峭。这就要求生长时源的变化要快，且在保证晶体质量的条件下，生长温度尽可能的低，以防止层间组分的互扩散； (3)晶格完整性要好，失配度小，失配位错少，表面形貌要好； (4)各层化合物组分控制要精确，特别是多元化合物的组分还应均匀； (5)如果需要掺杂，掺杂量及其均匀分布也应精确控制。 从上述的要求来看，目前可用来制备超晶格的方法主要是MBE、MOVPE、CBE和ALE等。;1. 分子束外延技术MBE;2. 金属有机化合物汽相沉积技术（MOCVD);生长GaInAs／InP超晶格的程序;GalnAs／InP量子阱结构的组分、层厚及界面的控制; (2)组分的控制。由于阱层很薄，直接进行组分分析比较困难，因此关于超晶格的组分控制的数据主要是从研究一般微米级厚度外延层的数据外推得来的。如在生长GalnAs时，通常认为固相中Ga／In与气相中的pTMG／pTMIn相关，即